轿车制造商们持之以恒地改善车内舒适性、安全性、便当性、作业效能和文娱性，反过来，这些尽力又推动了各种车内数字技能的运用。但是，轿车业较长的开发周期却很难跟上最新技能的开展，尤其是一向处于不断改变中的车内联网规范，以及那些来自消费商场的快速鼓起和消失的技能，然后造成了较高的工程规划本钱和很多过期。向这些组合要素中添加低本钱方针、扩展温度规模、高牢靠性与质量方针和有限的物理板空间，以及轿车规划中存在的应战，最多使人进一步感到懊丧。可编程逻辑器材 (PLD)，如现场可编程门阵列 (FPGA) 和杂乱 PLD (CPLD)，现已上台露脸，且被证明是一种灵敏、本钱有用和可行的技能处理方案，并可供给比现在选用的传统硬件处理方案更好的上市时刻。
轿车规划的商业方面正变得越来越重要。在一项根据 391 种不同尺度规划的哈佛大学研讨中人们发现，均匀 ASIC SOC 规划需求十四到二十四人月，而均匀 FPGA 规划则需求六到十二人月。这是在开发时刻方面存在的 55% 的均匀距离，这表明能够经过 FPGA 规划加速时刻要害规划的上市速度，一起还可下降规划本钱和开支。另一项一般不被计入开发本钱公式的首要因子是 NRE（非重发性规划本钱）和掩膜费用。在 90 纳米工艺技能节点上，一套 ASIC SOC 掩膜组的均匀本钱在 100 万美元到 150 万美元之间，而这些本钱随每次工艺尺度的缩小而加倍。一起，因为选用这些更小技能进行规划的杂乱度进步，因缺点或地图问题而有必要对 ASIC SOC 规划进行芯片改版的时机亦进步至挨近 40%。* 规划工程师有必要把这两个问题结合在一起看作一种潜在危险和附加本钱。这可能是为什么 2000 年至 2003 年间全球 ASIC 规划发动削减约 50% 并持续逐年下降的要害原因之一。
可编程逻辑器材 (PLD) 如 FPGA 和 CPLD 等供给了最大的硬件灵敏性。因为这些器材具有可重编程的赋性，开发者得以享用从原型一向到出产阶段随时更新规划的便当。因为 PLD 规划经过软件位流来进行编程，因此使快速规划修正变得简单而直接，且不存在 NRE 或掩膜本钱。
因为 PLD 在逻辑密度和封装搬迁方面均具有可弹性性，因此它们答应规划者进行全面的修正而仍坚持正确的引脚和逻辑密度。这可完结超卓的单位逻辑价格本钱点和针对每个规划专门定制的引脚数量。PLD 规划由硬件描绘言语 (HDL) 组成，以完结面向嵌入式处理器的逻辑和 C 源文件。这些规划源文件可用于完结和重装备任何 PLD，恣意次数。规划者还可运用已有规划或规划的特定部分在新项目中重用。这种可弹性性和代码的重用性避免了产品过期筛选并可下降本钱，因为开发者能够快速和轻易地晋级其规划，使之面向最新的低本钱器材。咱们发现在轿车规划范畴有一个遍及的误解，便是认为 FPGA 关于出产而言太贵了。五年曾经，一百万体系门价格在 45 美元左右。今日，相同的一百万体系门器材价格缺乏 10 美元，而更小的 10 万体系门规划价格缺乏 3 美元，然后答应将多个组件大规模集成到单个器材内。现在已完全能够将 FPGA 归入全面出产并到达轿车商场所要求的体系本钱方针。
PLD 的可编程赋性还供给了另一水平的优势——车内可编程性和重编程性。设备车内可编程性支撑在产品布置后也可对其算法和功用进行晋级。因为现在的长途信息处理和视频图画识别体系还处在研讨与开发的前期阶段，因此现场可晋级的才能将会是一种至关重要的财物。跟着技能——如图画处理算法——随时刻而改善，硬件晋级将可在大约几分钟内完结，而无须从头规划 ASSP 或规划一款新的电路板。
例如，在外表组和中心堆叠显现规划中，LVDS（低压差分信号）收发器已为轿车规划者供给了完结平板显现器 (FPD) 运用所需的低噪声、高速信号接口。最近，RSDS（低摆幅差分信号）信号接口已被各家显现器制造商选用。这种新的信号传输技能比 LVDS 具有许多长处，包含较低动态功耗、进一步下降的辐射 EMI、减小的总线宽度、高噪声按捺和高吞吐率。再一次，PLD 的动态赋性为开发者带来优选优势。PLD 支撑很多 I/O 信号规范，为开发者供给在其规划中整合新式技能如 RSDS 等的挑选。经过快速习惯改变的规范和选用最新及最大的技能，公司可为自己发明上市时刻优势，保证对任何竞争对手坚持优胜。
在轿车规划的牢靠性方面，有许多要素需求考虑。尽管 ISO-TS16949 认证早已为商场所知，规划者仍需更深化一步了解。许多公司经过第三方分包商进行出产。规划者有必要保证供货商自身是经过认证的。不然，该供给商的规划和操作流程即未到达工业规范。在轿车长途信息处理运用中，AEC-Q100 轿车 IC 应力测验判定与 PPAP 文档化也是有必要遵从的。
回到技能方面，运用 PLD 还将进步牢靠性。尽管 LVDS 发射器与接收器配对在商场上早有供货，但选用 PLD 可让开发者将收发器集成在单个器材内。PLD 不只供给了各种集成信号传输功用，并且还集成了源和终端电阻。经过消除很多分立元件，规划者能够削减元件数量，然后简化 PCB，完结牢靠得多的信号传输结构。终究成果将是一个更为本钱有用和牢靠的体系。
PLD 不只可集成信号传输才能，并且还供给了将整个体系包含在单个可编程器材上的才能，这也包含处理器。经过将整个规划放在单个芯片上，规划者能够削减电路板上的元件数量及相关衔接，然后构成一个可弹性、便携和牢靠的体系。例如，色温是车载显现器开发者需求面临的许多图画增强问题之一。世界上的不同区域对色温优选参数的要求不同。经过运用 PLD 创立一种可弹性的色温调度处理方案，该处理方案可在许多地舆区域内运用，支撑多种显现器类型，只需针对地舆上优选的色温设置进行细小的调度。渠道可弹性性和规划牢靠性一点点未减，一起还能够节约本钱。
大多数 PLD 具有内置时钟调度功用，以便进行占空比校对，和时钟办理器，以答应进行时钟操控。时钟办理器被安顿在内部专门的低畸变线上，以完结准确的全局性时钟信号。这种时钟供给了高速时钟规划的完好处理方案，例如图画处理所需求的那些规划。抗畸变的内部和外部时钟消除了时钟散布推迟并供给了高分辨率相移。这些时钟还具有灵敏的频率归纳功用，可生成输入时钟频率分数或整数倍的时钟频率。牢靠的时钟办理体系对时序和操控电路来满意不断增加的显现需求十分有用。
图画缩放需求相同能够选用 PLD 来处理。以实时图画尺度调整为例。线路缓冲器和系数组可经过块 RAM 来完结。其他一切东西，包含笔直和水平乘法器、加法树、定序器与操控等，可运用 PLD 内的根本逻辑结构来完结。一起笔直和水平乘法器之间无需进行中心缓冲，因此不存在帧推迟。
现在许多轿车长途信息处理运用需求高功能视频和图画处理才能。PLD 具有很多特性，使得它们特别合适处理各种运用，如导航体系和后座文娱/视频等，朴实从架构视点来看，选用 PLD 将供给各种功能优势。例如，FPGA 中的散布式 RAM 用于存储 DSP 系数和 FIR 滤波器，可供给高存储器带宽。双端口块 RAM 针对数据缓冲和存储进行了优化，并可用于 FFT 等运用。运用由嵌入式乘法器和累加器构建的 MAC，PLD 还可每秒履行几十亿次 MAC 运算。PLD 中的很多乘法器还可用于创立并行乘法器阵列，支撑杂乱的高功能 DSP 使命，而传统的 DSP 只能限于履行串行处理。嵌入式 SRL16 由寄存器和 LUT 构成，支撑多通道数据途径的高效完结。经过支撑构建高效的时分复用 (TDM) 硬件结构，它们还可极大地进步 FPGA 核算强度。
