为了充分发挥芯片的功能，应运用一个差分信号驱动ADC的采样时钟输入端（CLK+和CLK?）。 一般，应运用变压器或电容将该信号沟通耦合到CLK+引脚和CLK?引脚内。 这两个引脚有内部偏置，无需其它偏置。
高速、高分辨率ADC对时钟输入信号的质量十分灵敏。 为使高速ADC完成超卓的信噪比(SNR)，有必要依据所需的输入频率仔细考虑均方根(rms)时钟颤动。 rms时钟颤动或许会约束SNR，哪怕功能最佳的ADC也不破例，输入频率较高时状况会愈加严峻。 在给定的输入频率(fA)下，仅由孔径颤动(tJ)形成的SNR下降计算公式如下：
SNR = 20 × log10 (2 × π × fA × tJ)
公式中，均方根孔径颤动表明一切颤动源（包含时钟输入信号、模仿输入信号和ADC孔径颤动）的均方根。 中频欠采样使用对颤动特别灵敏，如下图所示。 均方根时钟颤动相一起，若ADC的模仿输入频率进步到三倍，SNR会下降10dB。
图中显现了不同均方根时钟颤动条件下受限于SNR的功能与输入频率的联系。 可注意到，跟着输入频率进步，为了完成与较低输入频率下相同的SNR限值，需求下降均方根时钟颤动。 例如，均方根时钟颤动为200fs时，ADC在250MHz时的SNR功能限值为70dB，但1GHz输入信号要完成相同功能，均方根时钟颤动有必要为50fs或更低。
抱负信噪比与模仿输入频率和颤动的联系
当孔径颤动或许影响ADC的动态规模时，应将时钟输入信号视为模仿信号。 为防止在时钟信号内混入数字噪声，时钟驱动器电源应与ADC输出驱动器电源别离。 假如时钟信号来自其它类型的时钟源（经过门控、分频或其它办法），则应在最终对原始时钟进行重守时。
作者简介： Ian Beavers，ADI公司数字视频处理部（坐落美国北卡罗莱纳州格林斯博罗）高级工程师，HDMI及其他视频接口产品组主管。 1999年进入ADI公司，具有超越15年的半导体职业工作经验。 他具有美国北卡罗来纳州立大学电气工程学士学位和格林斯博罗分校MBA学位。
