数字信号传输体系分为基带传输体系和频带传输体系．频带传输体系也叫数字调制体系。数字调制信号又称为键控信号，数字调制进程中处理的是数字信号，而载波有振幅、频率和相位3个变量，且二进制的信号只要凹凸电平两个逻辑量1和0，所以调制的进程可用键控的办法由基带信号对载频信号的振幅、频率及相位进行调制，最基本的办法有3种：正交起伏调制（QAM）、频移键控（FSK）、相移键控（PSK）．依据所处理的基带信号的进制不同分为二进制和多进制调制（M 进制）．多进制数字调制与二进制比较，其频谱使用率更高。本文研讨了依据FPGA的MFSK（多频键控）调制电路的完结办法，并给出了MAX+PLUSII环境下的仿真成果。
1、 MFSK简介
MFSK体系是2FSK（二频键控）体系的推行，该体系有M个不同的载波频率可供挑选，每一个载波频率对应一个M进制码元信息，即用多个频率不同的正弦波别离代表不同的数字信号，在某一码元时间内只发送其间一个频率。MFSK信号可表示为：
为载波角频率，一般选用相位不接连的振动频率，这样便于使用组成器来供给安稳的信号频率。图1 为MFSK体系的原理框图。在发送端，输入的二进制码元经过逻辑电路和串/并改换电路转化为M进制码元，每k位二进制码分为一组，用来挑选不同的发送频率。在接纳端，当某一载波频率到来时，只要相应频率的带通滤波器能收到信号，其它带通滤波器输出的都是噪声。抽样判定器的使命就是在某一时间比较一切包络检波器的输出电压，经过挑选最大值来进行判定。将最大值输出就得到一个M进制码元，然后，再经过逻辑电路转化成k位二进制并行码，再经过并/串改换电路转化成串行二进制码，然后完结解调进程。
图1 MFSK体系原理框图
2、 MFSK调制电路的FPGA完结
2.1 依据FPGA的MFSK调制电路方框图
调制电路方框图如图2所示。基带信号经过串/并转化得到2位并行信号；四选一开关依据两位并行信号挑选相应的载波输出（例中M取4）。
图2 MFSK调制电路方框图
2.2 MFSK调制电路VHDL程序
调制电路VHDL要害代码如下：
entity MFSK is
port（clk ：in std_logic; –体系时钟
start ：in std_logic; –开端调制信号
x ：in std_logic; –基带信号
y ut std_logic）; –调制信号
end MFSK;
architecture behav of MFSK is
signal q ：integer range 0 to 15; –计数器
signal f ：std_logic_vector（3 downto 0）; –分频器
signal xx:std_logic_vector（1 downto 0）; –存放输入信号x的2位存放器
signal yy:std_logic_vector（1 downto 0）; –存放xx信号的存放器
begin
process（clk） –此进程过对clk进行分频，得到4种载波信号f3、f2、 f1、f0。
begin
if clk‘event and clk=’1‘ then
if start=’0‘ then f elsif f=“1111” then f else f end if;
end if;
end process;
process（clk） –对输入的基带信号x进行串/并转化，得到2位并行信号的yy
begin
if clk’event and clk=‘1’ then
if start=‘0’ then q elsif q=0 then q elsif q=8 then q else q end if;
end if;
end process;
process（clk，yy） –此进程完结对输入基带信号x的MFSK调制
begin
if clk‘event and clk=’1‘ then
if start=’0‘ then y elsif yy=“00” then y elsif yy=“01” then y elsif yy=“10” then y else y end if;
end if;
end process;
end behav;
2.3 仿真成果
MAX+PLUSII环境下的仿真成果如图3所示。
图3 MFSK调制程序仿真成果
注：中心信号yy与输出调制信号y的对应联系：“00”=f3；“01”=f2；“10”=f1；“11”=f0。
3、 结束语
多进制数字调制技能与FPGA的结合使得通讯体系的功能得到了敏捷的进步。本文依据FPGA完结了MFSK调制电路部分，限于篇幅，没有对解调部分的电路进行评论。在实践使用中，完全可以把调制部分和解调部分电路都集成到一片FPGA芯片内，这样即进步了FPGA内部结构的使用率，又可以下降体系的本钱。
责任编辑：gt
