引 言
1964年美国JPL试验室处理了太空船“徘徊者七号”发回的月球相片，标志着数字图画处理技能开端得到实践运用。跟着根据实时图画处理的视觉丈量理论及运用技能的迅速发展，可独立运转的视频信号数字处理渠道已成为视觉丈量范畴的一个发展趋势。本文首要研讨高速实时图画处理体系中的图画收集、处理技能，选用FPGA和通用DSP相结合的办法，充分发挥FPGA加通用DSP结构的灵敏性及实时处理才能。
1、 体系规划
图1为体系硬件结构框图。
1.1 硬件规划方案
体系选用两片TI公司的TMS320C6416为中心处理器，最大峰值速率为9600MIPS， DSPA的64bit EMIFA衔接FPGA与片外大容量SDRAM，并可与FIFO无缝衔接；16bit的EMIFB衔接片外8M FLASH存储器，用于加载DSP的发动信息与FPGA的初始化装备。增强型直接存储拜访操控器（EDMA）与串行多通道缓冲串口（McBSP）可用于构成FPGA与DSP之间的操控通道以及两片DSP之间的操控信号传输通道。
FPGA衔接两片C6416的64bit/133MHz的EMIFA总线，或经过McBSP口相连。在FPGA的存储扩展结构上，可衔接两组片外存储器2MB的快速SBSRAM和32M的DDR SDRAM，这种双存储机制可以在增强运算的协处理才能及灵敏性方面得到必定程度的优化。例如SBSRAM供给的线性存储形式，可用于在进行类似于快速FFT运算时拓荒一个面向分块的信号处理形式。
因为C6416具有32bit/33MHz的PCI总线接口，支撑PCI2.2标准，最大传输速率到达132MB/s，体系选用PCI桥QL5604衔接主机与Local Bus，总线搭载两片C6416和FPGA，并可挑选调配全局存储器（Global SDRAM）。两片C6416的数据传输可经过双口RAM 或经EMIF与FPGA内建的FIFO进行双向传输，两片C6416在运算处理方面可以用流水线的办法并行核算，也可由根据总线的突发形式（Burst-Mode）进行数据处理。
1.2 视频图画收集
本体系选用SAA7111A作为前端视频解码器，因为选用了I2C总线接口标准，在这里咱们将I2C总线的操控电路集成到FPGA内部［1］，如图2。地址译码器发生相应的读/ 写操作地址，写移位寄存器将地址信息或数据信息经过并/ 串转化后发送到SDA上；读移位寄存器将SDA上接纳的数据存入双向数据锁存器。
1.3 视频图画处理
SAA7111A对输入的PAL格局的模仿图画进行A/D改换，由FPGA完结在隔行采样办法下对FIFO的逻辑时序操控，包含SAA7111A输出的行、场同步操控信号。
在图画的帧存储过程中，运用同步信号（RTS0、VREF、HREF）完结对收集起止点的操控，SAA7111A与SN74V235 FIFO的接口办法如图3。因为SAA7111A没有独立的写使能信号，因而，选用VERF和HREF的逻辑与非联系（
）作为SN74V235的
。当一帧图画存入帧锁存器后，由FPGA宣布操控信号，逐行写入到FIFO中，到达半满（HALF_FULL）状况后，宣布READY信号，由DSPA以DMA办法经过EMIFA口读出一行数据，一起考虑到FIFO与SDRAM共用EMIFA总线，因而该过程只需一次操作便可完结。
1.4 FPGA与DSP之间的衔接
DSP经过EMIF接口总线衔接到FPGA，EMIFA口的数据线、地址线、片选信号等与FPGA的I/O衔接，将FPGA内部存储器映射到DSP地址空间，完结高速数据交换。在FPGA内部构建根据FIFO办法的EMIF接口形式，片使能信号
和异步输出使能信号
用于发生FIFO的读、写使能信号。一起，Xilinx Virtex系列FPGA内部集成Block RAM，可以装备成两个端口彻底独立的真实的双口RAM。双端口Block RAM的一侧被用来完结与DSP的通讯，另一侧用于完结与FPGA内部逻辑电路与FPGA嵌入式处理器的通讯［3］。
1.5 DSP与主机、双DSP间的通讯
主机可经过桥接的PCI总线直接拜访DSP资源，DSP对主机的拜访则选用DMA办法以主形式拜访上位机。一起DSP与SDRAM之间也以DMA办法进行200MB/s的数据传输。在大数据量情况下考虑实时性要素，两片C6416之间经过全双工串行多通道缓冲串口McBSP进行操控信号的传送，经过两片C6416的EMIFA口衔接至FPGA的EMIF总线接口，可到达800MB/s的数据传输速率。因而，该规划在双DSP之间以及与主机的通讯方面是灵敏的。DSPA的EMIF存储空间地址分配如表1。
2、 软件规划及试验测验
运用TI公司的CCS集成的C/C++开发环境，仿真测验经过后经PCI总线写入相应存储器。PCI驱动程序开发在Windows 2000视窗环境下，选用NuMega Lab公司供给的Driver Studio， TI公司供给的API函数包，完结比如中止操控、I/O设置等功能。
2.1 FFT算法测验
选用M为2的整数次幂FFT算法算法。根据（1）、（2）两式，一个M点的离散FFT可以只核算M/2点的离散FFT，关于M=2r个点的离散FFT运算，需求进行r轮递推排序，每轮有（M/2）•r =（M/2）lbM次乘法和M•lbM次加法，整个运算次数可削减到
根据C6416的单、双DSP在处理二维FFT和一维FFT、IFFT的运算时刻比较见表2。试验结果表明，该体系完结FFT算法测验的运算速度较快，可以满意实践运用的要求。
2.2 改善LOG边际检测算法测验
以LENA图片（图4-a）参加噪声后的图画（图4-b）为测验方针，首先将图画灰度等级映射为8级，别离核算0o、45o、90o和135o时的灰度共生矩阵，并以其惯性矩阵特征值的均匀值作为方针图画滤波层的惯性矩阵特征值，进行三次循环操作，即对前一次得到的高斯滤波图画进行相同的运算，然后顺次得到三个惯性矩阵均匀特征值：σ1、σ2、σ3，满意不等式（σ2-σ3）＜（σ1-σ2），为了不发生过多的核算量，将经过滤波的图画（图4-c），以σ3=1.5337作为LOG算子的空间系数，得到反色后的边际检测图画（图4-d）。
试验结果表明，在该体系渠道上进行改善LOG算子的边际检测办法可以获得较好的作用，基本上可无推迟的输出边际图画，满意处理使命的实时性要求。
3 、结束语
本文作者立异点：本规划所提出的根据PCI总线的DSP×2+FPGA的实时视频图画处理渠道可以满意大多数实时图画处理使命，以FPGA作为协处理器的办法一方面缓解了DSP的运算压力，一起也增加了该体系的灵敏性，并经过对体系结构的优化，使得该体系可以作为一款结构紧凑，实时性强的高速图画处理渠道。
责任编辑：gt
