1. 导言
直接数字频率组成器(DDS)技能，是依据相位的概念动身直接组成所需的波形的一种 新的频率组成原理,是一种把一系列数字办法的信号经过DAC转换成模仿办法信号组成技能。 具有频率切换速度快，很简单进步频率分辨率、对硬件要求低、可编程全数字化便于单片集 成、有利于降低成本、进步可靠性并便于出产等长处。现在各大芯片厂商都相继推出高功能 和多功能的DDS芯片，内部数字信号颤动很小，输出信号的质量较高。但是在某些场合，由 于专用的DDS芯片的操控办法是固定的，故在工作办法、频率操控等方面与体系的要求距离 很大，数字操控器接口不方便，难以满意杂乱要求，对处理速度要求较高，然后也约束了频率 进一步的进步，一起微处理器的处理使命也愈加深重。FPGA以其可靠性高、功耗低、 保密性强等特色，在电子产品规划中得到广泛的使用。
本文依据实践需求，规划出契合特定需求的三相正弦DDS电路，经过试验证明，使用FPGA 组成DDS是一个较好的解决办法，具有杰出的实用性和灵敏性。
2.正弦直接数字频率组成器规划原理
组成器由频率操控字N，相位操控字M别离操控输出正弦波的频率与相位。其间相位累 加器为组成器的要害操控部分，经过操控改动频率操控字N与相位操控字M的快慢，然后得 到相应频率和恣意超前与滞后的相位的正弦波型，乃至是余弦波型。实践这种改动相位操控 字M与频率操控字N的合作，经过查找正弦表地址来得到。实践将每个地址对应正弦表中的0-360规模内的每一个相位点。查表将输入的地址信息映射成相应的幅值，然后得到完好的 正弦信号，一起经过数模转换器DAC，经过LPF(低通滤波器)，就能够得到一个频谱纯洁的 正弦波。其原理图如图1所示：
3.正弦波发生原理及逻辑规划
3.1 正弦函数表的规划
在传统正弦函数ROM 表的规划中，通常将0 到2π整个周期一切的离散信号悉数存入芯片中[5]。这种办法尽管完成比较简单，但一起会糟蹋芯片的很多资源。
考虑到正弦波信号在0 到π与π到2π关于直线X=π成偶对称，故能够将ROM 表中的数据削减为本来的一半。再使用左半周期内，波形关于直线X=π/2 成奇对称，进一步可将正弦函数ROM 表削减一半。这样，就能够将ROM 表的数据削减为本来的1/4，可极大削减正弦函数ROM 表在芯片内部占用的逻辑资源。即经过一个正弦波形表的前1/4 周期，就能够改换得到正弦的整个周期波形，一起削减了将近3/4 的周期资源而使体系得到优化，效果十分明显。
依据以上思路，使用公式-1 提早把算好的正弦函数离散值，依照相应的地址次序顺次存入芯片内部的ROM 区中。本文的规划中选用以上思路，将0 到2π一个正弦周期内共有8192 个离散点，缩减为0 到πM2，共2048 个离散点，其间相位分辨率为0.044o。将N 作为正弦离散值的地址线，离散点的核算按公式-1 核算。
Sin_ Data=127mes;sin(π/2n) 其间n 的规模[0，2047] —- 公式-1其间正弦表的内部结构如表1 所示:
3.2 三相正弦信号的发生原理
因为在规划中选用了一个正弦表，而需求发生三相正弦信号则成为逻辑规划的一个难点 与要害点。传统的规划中则需求在FPGA 内部存储三个正弦函数表，十分糟蹋芯片的逻辑 资源。因而，本文发生三相正弦信号使用了三相分时原理规划。在规划中选用三个可逆计数 器,别离在时钟信号的效果下一起进行计数，其计数值作为三相正弦信号在ROM 表中的地址。因为发生的三相正弦信号互相的初相位不同，所以在可逆计数器的效果下，三个可逆计 数器的查表方向关于A、B、C 三相就各有所不同。其查正弦函数表原理如图2 所示：
例如在规划中发生三个初相位为零，相位互差120o°的三相正弦信号。如图2 所示，A 相首要从正弦函数表的地址0°开端累加读起，当读到地址90° 处，再从地址90°处累减读到 地址0°处，这样在A 相可逆计数器的操控下，就能够得到周期为π 的单向半波正弦信号;C 相首要从正弦函数表的地址60°开端递减读起，当读到地址0°处，再从地址0°处递加读到地 址90°处，然后从地址90°处递减读到地址0处，这样在C 相可逆计数器的操控下，就能够 得到周期为π ,初相位滞后A 相60°的单向半波正弦信号;同理B 相从正弦函数表的地址60o 开端累加读起，在B 相可逆计数器的操控下，就能够得到周期为π,初相位滞后C 相60°的 单向半波正弦信号。这样经过一个π/2 周期的正弦函数表，就能够宣布三个相位互差60°周 期为π 的单向半波正弦信号。
正弦函数表中读取对应的正弦幅值选用分时的办法。其间分时时钟十分小，在不影响正 常三相正弦信号的相位联系下，分相逻辑发生器发生的时序如图3 所示，其间CLK 为输入 体系时钟，分相逻辑发生器输出A、B、C 三个顺次滞后的时序。当A 为高电平时读取从正 弦函数表内读取出A 相的正弦幅值;B 当为高电平时，读取B 相的正弦幅值;C 为高电平 时，读取C 相的正弦幅值。这样在三相分时逻辑操控器的效果下，将查出的三个单相半波 正弦信号送给正弦信号幅值调理器。
将三个单相半波正弦信号调整为周期为2π的正弦信号，使用公式-2、公式-3 就能够调理为正常的正弦信号。
3.3 相位的调理办法
M 作为相位操控字输入信号，将输入信号M 作为正弦函数ROM 表的偏移地址。当体系要 求宣布超前参阅信号的视点时，首要超前与滞后标志位变为“1”。可逆计数器查表地址从初 始方位对应偏移到ROM 表地址。假如M=“01010101011”(即δ=683 为相对偏移地址，实 际M=683? 0.0440=30o)，A 相可逆计数器首要从地址“01010101011”处先递加核算，递加 到“11111111111”处就开端递减核算，核算到地址“00000000000”处再递加核算，在时钟 的效果下往复核算。B 相可逆计数器从地址1365+683 处(1365 为60° 地址)递减计数;同理C 相可逆计数器从1365+683 处递加计数。这样输出的正弦信号比参阅信号超前30°。同 理.宣布滞后电网电压信号的正弦信号只需选用与超前相反的办法。因为在正弦函数ROM 表 中存储了(0°-90°)的正弦函数值，共2048 个离散点，M 的调理规模在(-90 °—+90 °)之 间，相位分辨率为0.044°。
4 试验成果
将编译好的配置文件下载到 FPGA 芯片中，用示波器来观测输出波形。为A 相与B 相LPF 滤波后的波形图图4，能够看出A 相与B 相互相相位坚持120o 的相位联系,证明输出三相波 形的相位是正确的。
在实践使用中，经过改动频率操控字的巨细就能够改动输出频率。本文使用FLEX10K 器材，规划了相应的三相正弦DDS 电路，对试验电路进行了全面查验。试验成果表明：①整 体逻辑规划是正确的;②输出的三相波形相位契合规划要求的操控。
5.结束语
本文依据实践需求，规划出了契合特定需求的三相正弦DDS 电路，经过试验证明，输出 波形达到了技能要求，操控灵敏、功能杰出。 本文作者立异点：本文所做的研讨是使用FPGA规划出契合特定需求的三相正弦DDS电路。 试验证明了该办法的可靠性和可行性。该办法较传统办法具有杰出的实用性和灵敏性，有很好的推行价值。
