cpu与外部设备、存储器的衔接和数据交换都需求经过接口设备来完结，前者被称为I/O接口，而后者则被称为存储器接口。存储器一般在cpu的同步操控下作业，接口电路比较简略，I/O接口的功用是担任完结cpu经过体系总线把I/O电路和外围设备联络在一同。比方SATA，它是Serial ATA的缩写，即串行ATA。这是一种彻底不同于并行ATA的新式硬盘接口类型，因为选用串行方法传输数据而得名。SATA总线运用嵌入式时钟信号，具有了更强的纠错才能，与以往比较其最大的差异在于能对传输指令（不仅仅是数据）进行查看，假如发现过错解主动纠正，这在很大程度上提高了数据传输的可靠性。串行接口还具有结构简略、支撑热插拔的长处。
一、cpu接口信号阐明
1.A［31:3］# （I/O） Address（地址总线）
这组地址信号界说了cpu的最大内存寻址空间为4GB。在地址周期的榜首个子周期中，这些Pin传输的是买卖的地址，在地址周期的第二个子周期中，这些Pin传输的是这个买卖的信息类型。
2.A20M# （I） Adress-20 Mask（地址位20屏蔽）
此信号由ICH（南桥）输出至cpu的信号。它是让cpu在Real Mode（实在形式）时仿真8086只要1M Byte（1兆字节）地址空间，当超越1 Mbyte位空间时A20M＃为Low，A20被驱动为0而使地址主动折返到榜首个1Mbyte地址空间上。
3.ADS# （I/O） Address Strobe（地址选通）
当这个信号被声称时阐明在地址信号上的数据是有用的。在一个新的买卖中，一切Bus上的信号都在监控ADS#是否有用，一但ADS#有用，它们将会作一些相应的动作，如：奇偶查看、协义查看、地址译码等操作。
4.ADSTB［1:0］# （I/O） Address Strobes
这两个信号首要用于承认A［31:3］#和REQ［4:0］#在它们的上升沿和下降沿。相应的ADSTB0#担任REQ［4:0］#和A［16:3］#，ADSTB1#担任A［31:17］#。
5.AP［1:0］# （I/O） Address Parity（地址奇偶校验）
这两个信号首要用对地址总线的数据进行奇偶校验。
6.BCLK［1:0］ （I） Bus Clock（总线时钟）
这两个Clock首要用于供应在Host Bus上进行买卖所需的Clock。
7.BNR# （I/O） Block Next Request（下一块恳求）
这个信号首要用于声称一个总线的推迟经过任一个总线署理，在这个期间，当时总线的具有者不能做任何一个新的买卖。
8.BPRI# （I） Bus Priority Request（总线优先权恳求）
这个信号首要用于对体系总线运用权的裁定，它有必要被衔接到体系总线的恰当Pin 。当BPRI#有用时，一切其它的设备都要中止宣布新的恳求，除非这个恳求正在被承认。总线一切者要始终保持BPRI#为有用，直到一切的恳求都完结才开释总线的操控权。
9.BSEL［1:0］ （I/O） Bus Select（总线挑选）
这两组信号首要用于挑选cpu所需的频率，下表界说了所选的频率：
10.D［63:0］# （I/O） Data（数据总线）
这些信号线是数据总线首要担任传输数据。它们供给了cpu与NB（北桥）之间64 Bit的通道。只要当DRDY#为Low时，总在线的数据才为有用，不然视为无效数据。
11.DBI［3:0］# （I/O） Data Bus Inversion（数据总线倒置）
这些信号首要用于指示数据总线的极性，当数据总在线的数据反向时，这些信号应为Low。这四个信号每个各担任16个数据总线，见下表：
12.DBSY# （I/O） Data Bus Busy（数据总线忙）
当总线具有者在运用总线时，会驱动DBSY#为Low表明总线在忙。当DBSY#为High时，数据总线被开释。
13.DP［3:0］# （I/O） Data Parity（数据奇偶校验）
这四个信号首要用于对数据总在线的数据进行奇偶校验。
14.DRDY# （I/O） Data Ready（数据预备）
当DRDY#为Low时，指示当时数据总在线的数据是有用的，若为High时，则总在线的数据为无效。
15.DSTBN［3:0］# （I/O） Data Strobe
Data strobe used to latch in D［63:0］# ：
16.DSTBP［3:0］# （I/O） Data Strobe
Data strobe used to latch inn D［63:0］# ：
17.FERR# （O） FloaTIng Point Error（浮点过错）
这个信号为一cpu输出至ICH（南桥）的信号。当cpu内部浮点运算器发生一个不行遮盖的浮点运算过错时，FERR#被cpu驱动为Low。
18.GTLREF （I） GTL Reference（GTL参阅电压）
这个信号用于设定GTLn Bus的参阅电压，这个信号一般被设为Vcc电压的三分之二。
19.IGNNE# （I） Ignore Numeric Error（疏忽数值过错）
这个信号为一ICH输出至cpu的信号。当cpu呈现浮点运算过错时需求此信号呼应cpu。IGNNE#为Low时，cpu会疏忽任何已发生但没有处理的不行遮盖的浮点运算过错。但若IGNNE#为High时，又有过错存在时，若下一个浮点指令是FINIT、FCLEX、FSAVE等浮点指令中之一时，cpu会持续履行这个浮点指令但若指令不是上述指令时cpu会中止履行而等候外部中止来处理这个过错。
20.INIT# （I） IniTIalizaTIon（初始化）
这个信号为一由ICH输出至cpu的信号，与Reset功用上十分相似，但与Reset不同的是cpu内部L1 Cache和浮点运算操作情况并没被无效化。但TLB（地址转化参阅缓存器）与BTB（不合地址缓存器）内数据则被无效化了。INIT＃另一点与Reset不同的是cpu有必要比及在指令与指令之间的空档才会被承认，而使cpu进入启始情况。
21.INTR （I） Processor Interrupt（可遮盖式中止）
这个信号为一由ICH输出对cpu提出中止要求的信号，外围设备需求处理数据时，对中止操控器提出中止要求，当cpu侦测到INTR为High时，cpu先完结正在履行的总线周期，然后才开端处理INTR中止要求。
22.PROCHOT# （I/O） Processor Hot（cpu过温指示）
当cpu的温度传感器侦测到cpu的温度超越它设定的最高度温度时，这个信号将会变Low，相应的cpu的温度操控电路就会动作。
23.PWRGOOD （I） Power Good（电源OK）
这个信号一般由ICH（南桥）发给cpu，来奉告cpu电源已OK，若这个信号没有供到cpu，cpu将不能动作。
24.REQ［4:0］# （I/O） Command Request（指令恳求）
这些信号由cpu接到NB（北桥），当总线具有者开端一个新的买卖时，由它来界说买卖的指令。
25.RESET# （I） Reset（重置信号）
当Reset为High时cpu内部被重置到一个已知的情况而且开端从地址0FFFFFFF0H读取重置后的榜首个指令。cpu内部的TLB（地址转化参阅缓存器）、BTB（不合地址缓存器）以及SDC（区段地址转化高速缓存）当重置发生时内部数据全部都变成无效。
26.RS［2:0］# （I） Response Status（呼应情况）
这些信号由呼应方来驱动，具体含义请看下表：
27.STKOCC# （O） Socket Occupied（cpu刺进）
这个信号一般由cpu拉到地，在主机板上的效果首要是来奉告主机板cpu是不是榜首次刺进。若是榜首次刺进它会让你进CMOS对cpu进行从头设定。
28.SMI＃ （I） System Management Interrupt（体系办理中止）
此信号为一由ICH输出至cpu的信号，当cpu侦测到SMI#为Low时，即进入SMM形式（体系办理形式）并到SMRAM（System Management RAM）中读取SMI＃处理程序，当cpu在SMM形式时NMI、INTR及SMI#中止信号都被遮盖掉，必需比及cpu履行RSM（Resume）指令后SMI#、NMI及INTR中止信号才会被cpu认可。
30.STPCLK# （I） Stop Clock（中止时钟）
当cpu进入省电形式时，ICH（南桥）将宣布这个信号给cpu，让它把它的Clock中止。
31.TRDY# （I/O） Target Ready（方针预备）
当TRDY#为Low时，表明方针现已预备好，能够接纳数据。当为High时，Target没有预备好。
32.VID［4:0］ （O） Voltage ID（电压辨认）
这些信号首要用于设定cpu的作业电压，在主机板中这些信号有必要被提升到最高3V。
二、VGA接口信号阐明
1.HSYNC （O） CRT Horizontal SynchronizaTIon（水平同步信号）
这个信号首要供给CRT水平扫描的信号。
2.VSYNC （O） CRT Vertical Synchronization（笔直同步信号）
这个信号首要供给CRT笔直扫描的信号。
3.RED （O） RED analog video output（赤色模仿信号输出）
这个信号首要为CRT供给红基色模仿视频信号。
4.GREEN （O） Green analog video output（绿色模仿信号输出）
这个信号首要为CRT供给绿基色模仿视频信号。
5.BLUE （O） Blue analog video output（蓝色模仿信号输出）
这个信号首要为CRT供给蓝基色模仿视频信号。
6.REFSET （I） Resistor Set（电阻设置）
这个信号将会衔接一颗电阻到地，首要用于内部色彩调色板DAC。这颗电阻的阻值一般为169奥姆，精度为1％。
7.DDCA_CLK （I/O） Analog DDC Clock
这个信号衔接NB（北桥）与显示器，这个Clock归于I睠接口，它与DDCA_DATA组合运用，用于读取显示器的数据。
8.DDCA_DATA （I/O） Analog DDC Clock
这个信号衔接NB（北桥）与显示器，这个Data与Clock 相同也归于I睠接口，它与DDCA_CLK组合运用，用于读取显示器的数据。
三、AGP接口信号阐明
1.GPIPE# （I/O） Pipelined Read（流水线读）
这个信号由当时的Master来履行，它能够运用在AGP 2.0形式，但不能在AGP 3.0的标准运用。在AGP 3.0的标准中这个信号由DBI_HI（Dynamic Bus Inversion HI）替代。
2.GSBA［7:0］ （I） Sideband Address（边带地址）
这组信号供给了一个附加的总线去传输地址和指令从AGPn Master（显示卡）到GMCH（北桥）。
3.GRBF# （I） Read Buffer Full（读缓存区满）
这个信号阐明Master是否能够承受从前以低优先权恳求的要读取的数据。当RBF#为Low时，中裁器将中止以低优先权去读取数据到Master。
4.GWBF# （I） Write Buffer Full（写缓存区满）
这个信号阐明Master是否能够预备承受从中心操控器的快写数据。当WBF#为Low时，中裁器将中止这个快写数据的买卖。
5.ST［2:0］ （O） Status Bus（总线情况）
这组信号有三BIT，能够组成八组，每组别离表明当时总线的情况。
6.ADSTB0 （I/O） AD Bus Strobe 0（地址数据总线选通）
这个信号能够供给2X的时序为AGP，它担任总线AD［15:0］。
7.ADSTB0# （I/O） AD Bus Strobe 0（地址数据总线选通）
这个信号能够供给4X的时序为AGP，它担任总线AD［15:0］。
8.ADSTB1 （I/O） AD Bus Strobe 1（地址数据总线选通）
这个信号能够供给2X的时序为AGP，它担任总线AD［31:16］。
9.ADSTB1# （I/O） AD Bus Strobe 1（地址数据总线选通）
这个信号能够供给4X的时序为AGP，它担任线总AD［31:16］。
10.SB_STB （I） SideBand Strobe（SideBand选通）
这个信号首要为SBA［7:0］供给时序，它总是由AGPn Master驱动。
11.SB_STB# （I） SideBand Strobe（SideBand选通）
这个信号为SBA［7:n0］供给时序只在AGP 4X 形式，它总是由AGP Master驱动。
12.CLK （O） CLOCK（频率）
为AGP和PCI操控信号供给参阅时序。
13.PME# Power Management Event（电源办理事情）
这个信号在AGPn 协议中不运用，可是它用在PCI协议中由操作体系来办理。关于PME#的具体界说请参与PCI协议标准。
14.TYPEDET# Type Detect（类型查看）
从AGP开展来看，有1X、2X、4X和8X四种形式，每种形式所运用的电压也不尽相同，那AGP操控器怎样知到你插的是什么样的显卡呢？便是经过这个信号来奉告AGP Control的。用这个信号来设定当时显卡所需的电压。
15.FRAME# （I/O） Frame（周期结构）
在AGP管道传输时这个信号不运用，这个信号只用在AGP的快写方法。
16.IRDY# （I/O） Initiator Ready（开端者备妥）
这个信号阐明AGPn Master现已预备好当时买卖所需的数据，它只用在写操作，AGP Master不答应刺进等候情况。
17.TRDY# （I/O） Target Ready（方针备妥）
这个信号阐明AGPn Target现已预备好整个买卖所需求读的数据，这个Target能够刺进等候情况。
18.STOP# （I/O） Stop（中止）
这个信号在AGP买卖时不运用。关于快写方法，当STOP#为Low时，中止当时买卖。
19.DEVSEL# （I/O） Device Select（设备挑选）
在AGP买卖时不运用。在快写方法，当在一个买卖不能完结时，它就会被运用。
20.REQ# （I） Request（恳求）
这个信号用于向中裁器恳求当时总线运用权为开端一个PCI orn AGP买卖。
21.GNT# （O） Grant（确保）
傍边裁器收到Initiator宣布恳求后，若当时总线为闲暇，中裁器就会经过GNT#把总线操控权交给Initiator。
22.AD［31:0］ （I/O） Address Data Bus（数据地址总线）
这些信号用来传输地址和数据。
23.C/BE［3:0］# （I/O） Command/Byte Enable（指令／位致能）
当一个买卖开端时，供给指令信息。在AGPn Master做写买卖时，供给有用的位信息。
四、Memory 接口信号阐明
1.SCMDCLK［5:0］ （O） Differential DDR Clock（时钟输出）
SCMDCLK与SCMDCLK#是差分时钟输出对，地址和操控信号都在这个两个Clock正负边际的交叉点采样。每个DIMM共有三对。
2.SCMDCLK［5:0］# （O） Differential DDR Clock（时钟输出）
这个Clock信号的含义同上。
3.SCS［3:0］# （O） Chip Select（芯片挑选）
当这些信号有用时，表明一个Chip已被挑选了，每个信号对应于SDRAM的一行。
4.SMA［12:0］ （O） Memory Address（内存地址）
这些信号首要用于供给多元的队伍地址给内存。
5.SBA［1:0］ （O） Bank Address（Bank挑选）
这个些信号界说了在每个内存行中哪个Bank被挑选。Bank挑选信号和内存地址信号联合运用可寻址到内存的任何单元。
6.SRAS# （O） Row Address（行地址）
行地址，它和SCAS#、SWE#一同运用，用来界说内存的指令。
7.SCAS# （O） Column Address（列地址）
列地址，它和SRAS#、SWE#一同运用，用来界说内存的指令。
8.SWE# （O） Write Enable（写答应）
写答应信号，它与SRAS#、SCAS#一同运用，用来界说内存的指令。
9.SDQ［63:0］ （I/O） Data Lines（数据线）
这些信号线用于传输数据。
10.SDM［7:0］ （O） Data Mask（数据屏蔽）
当在写周期有用时，在内存中传输的数据被屏蔽。在这八个信号中每个信号担任八根数据线。
11.SDQS［7:0］ （I/O） Data Strobe（数据选通）
这些信号首要用于捕获数据。这八个信号每个信号担任八根数据线。
12.SCKE［3:0］ （O） Clock Enable（时钟答应）
这个信号在上电时对内存进行初始化，它们也能够用于封闭不运用的内存数据行。
五、HUB 接口信号阐明
1.HL［10:0］ （I/O） Packet Data（数据包）
这些信号首要用于Hub Interface读写操作时传输数据。
2.HISTRS （I/O） Packet Strobe（数据选通）
3.HISTRF （I/O） Packet Strobe Complement
这个信号与HISTRS一同在HUBn inteface上传输与接纳数据。
六、LAN LINK接口信号阐明
1.LAN_CLK （I） Lan I/F Clock（网络时钟）
这个信号由Lann Chipset驱动输出，它的频率范围在5~50Mhz。
2.LAN_RXD［2:0］ （I） Received Data（接纳数据）
这些信号是由Lan Chipset驱动输出到南桥。n
3.LAN_TXD［2:0］ （O） Transmit Data（传输数据）
这些信号是南桥驱动输出到Lan Chipset。n
4.LAN_RSTSYNC （O） Lan Reset（Lan Chip 复位信号）
七、EEPROM 接口信号阐明
1.EE_SHCLK （O） EEPROM Shift Clock（EEPROM时钟）
这个信号由南桥驱动输出到EEPROM。
2.EE_DIN （I） EEPROM Data In（EEPROM数据输入）
这个信号是由EEPROM传数据到南桥。
3.EE_DOUT （O） EEPROM Data Out（EEPROM数据输出）
这个信号是由南桥传数据到EEPROM。
4.EE_CS （O） EEPROM Chip Select（片选信号）
当这个信号有用时EEPROM被挑选。
八、PCI接口信号阐明
1.AD［31:0］ （I/O） Address Data Bus（地址数据总线）
是用来传送开端地址。在内存或组态的买卖期间，此地址的分辨率是一个双字组（Double Word）（即地址可被四整除），在读取或写入的买卖期间，它是一个字节特定地址。
2.PAR （I/O） Parity Signal（同位信号）
在地址阶段完结后一个频率，或是一切写入买卖的数据阶段期间，在IDRY#被驱动到僭态后一个频率，由Initiator驱动。一切读取买卖的数据阶段期间，在TRDY#被驱动到僭态后一个频率，它也
会被现在所寻址的Target驱动。在地址阶段完结后的一个频率，Initiator将PAR驱动到高或低态，以确保地址总线AD［0:31］与四条指令/位组致能线 C/BE#［0:3］是偶同位（Even Parity）。
3.C/BE［3:0］# （I/O） Command/Byte Enable（指令或字节致能）
由Initiator驱动，在AD Bus上传输地址时，用来表明当时要动作的指令。在ADn Bus上传输数据时，用来表明在现在被寻址之Dword 内将要被传输的字节，以及用来传输数据的数据途径。
4.RST# （O） PCI Reset（复位信号）
当重置信号被驱动成低态时，它会逼迫一切PCI组态缓存器Master及Target情况机器与输出驱动器回到初始化情况。RST#可在不同步于PCI CLK边际的情况下，被驱动或反驱动。RST#的设定也将其它的设备特定功用初始化，可是这主题超出PCI标准的笵围。一切PCI输出信号有必要被驱动成开端的情况。一般，这表明它们有必要是三态的。
5.FRAME# （I/O） Cycle Frame（周期结构）
是由现在的Initiator驱动，它表明买卖的开端（当它开端被驱动到低态时）与期间（在它被驱动支低态期间）。为了碓定是否现已获得总线具有权，Master有必要在同一个PCI CLK信号的上边际，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。买卖能够是由在现在的Initiator与现在所寻址的Target间一到屡次数据传输组成。当Initiator预备完结最终一次数据阶段时，FRAME#就会被反驱动到高态。
6.IRDY# （I/O） Initiator Ready（备妥）
Initiatorn 备妥被现在的Bus Master（买卖的Initiator）驱动。在写入期间，IRDY#被驱动表明Initiator预备接纳从现在所寻址的Target传来的材料。为了承认Master现已获得总线具有权，它有必要在同一个PCI CLK信号的上升边际，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。
7.TRDY# （I/O） Target Ready（方针备妥）
Target备妥被现在所寻址的Target驱动。当Target预备完结现在的数据阶段（数据传输）时，它就会被驱动到低态。假如在同一个PCI CLK信号的上升边际，Target 驱动TRDY#到低态且Initiator驱动IDRY#到低态的话，则此数据阶段便告完结。在读取期间，TRDY#被驱动表明Target正在驱动有用的数据到数据总线上。在写入期间，TRDY#被驱动表明Target预备接纳来自Master的材料。等候情况会被刺进到现在的材料阶段里，直到取样到TRDY#与IRDY#都被驱动到低态中止。
8.STOP# （I/O） Stop（中止）
Target驱动STOP#到低态，表明期望Initiator中止现在正在进行的买卖。
9.DEVSEL# （I/O） Device Select（设备挑选信号）
该信号有用时，表明驱动它的设备已成为当时防问的方针设备。换言之，该信号的有用阐明总在线某处的某一设备已被选中。假如一个主设备发动一个买卖而且在6个CLK周期内设有检测到DEVSEL#有用，它有必要假定方针设备没能反响或许地址不存在，然后施行主设备缺省。
10.IDSEL （I） Initialization Device Select（初始化设备挑选）
IDSEL是PCI设备的一个输入端，而且在存取某个设备的组态缓存器期间，它用来挑选芯片。
11.LOCK# （I/O） Lock（承认）
这是在一个单元（Atomic）买卖序列期间（列如：在读取/修正/写入操作期间），Initiator用来承认（Lock）现在所寻址的Target的。
12.REQ# （I） Request（恳求）
表明办理者要求运用总线，此为1对1之信号，每一办理者都有与其相对应之REQ#信号。
13.GNT# （O） Grant（确保）
表明办理者对总线运用之要求已被赞同，此为1对1之信号，每一办理者都有与其相对应之GNT#信号。
九、Serial ATA接口信号阐明
1.SATA0TXP （O） Serial ATA 0 Transmit（串行ATA0 传送）
2.SATA0TXN （O） Serial ATA 0 Transmit（串行ATA0 传送）
这个信号与SATA0TXP组成差分信号对，用于传输数据。
3.SATA0RXP （I） Serial ATA 0 Receive（串行ATA0 接纳）
4.SATA0RXN （I） Serial ATA 0 Receive（串行ATA0 接纳）
这个信号与SATA0RXP组成差分信号对，用于接纳数据。
5.SATARBIAS （I） Serial ATA Resistor Bias（串行ATA电阻偏置）
6.SATARBIAS# （I） Serial ATA Resistor Bias（串行ATA电阻偏置）
这个信号与SATARBIAS相同外接一颗与GND相接的电阻，为SATA供给一个电压偏置。
7.SATALED# （OD） SATA Drive Activity Indicator（SATA 读写指示）
当这个信号为Low时，表明当时的SATA硬盘正在读写数据。
十、IDE 接口信号阐明
1.DCS1# （O） Device Chip Select（设备芯片挑选）
这个信号为设备挑选信号For Rang 100 。
2.DCS3# （O） Device Chip Select（设备芯片挑选）
这个信号为设备挑选信号 For Rang 300。
3.DA［2:0］ （O） Device Address（设备地址）
这些信号用于传输地址信号。
4.DD［15:0］ （I/O） Device Data（设备数据）
这些信号用于传输数据信号。
5.DREQ （I） Device Request（设备恳求）
当IDE Device要做一个DMA读写动作时，就会驱动这个信号向南桥发DMnA恳求。
6.DACK# （O） Device DMA Acknowledge（设备DMA承认）
当IDEn Device已做了一个DMA恳求后，若当时总线闲暇，南桥就会驱动个信号，把操控权授权给IDE Device。
7.DIOR# （O） Disk I/O Read（磁盘I/O读）
这个信号由南桥来驱动，当它有用时，表明要对磁盘进行一个读操作。
8.DIOW# （O） Disk I/O Write（磁盘I/O写）
这个信号由南桥来驱动，当它有用时，表明要对磁盘进行一个写操作。
9.IORDY （I） I/O Channel Ready（I/O通道备妥）
这个信号由IDEn Device来驱动，当它有用时，表明IDE Device现已预备OK。
十一、LPC接口信号阐明
1.LAD［3:0］ （I/O） LPC Command、Address、Data
这四信号线用来传输LPCn Bus的指令、地址和数据。
2. LFRAME# （I/O） LPC Frame（LPC结构）
当这个信号有用时，指示开端或完毕一个LPC周期。
3.LDRQ# （I） DMA Request（DMA恳求）
当Super I/O上的Device需求用DMA Channel时，就会驱动这个信号向南桥宣布恳求。
十二、USB 接口信号阐明
1.USBP+ （I/O） USB Signal（USB 信号）
2.USBP- （I/O） USB Signal（USB 信号）
这个信号与USBP+组成差分信号对，组成一个USB Port，用来传输地址、数据和指令。
3.OC# （I） Over Current（过电流维护）
当有USBn Device过电流时，这个信号会拉Low，奉告南桥有过电流发生。
十三、SMBus接口信号阐明
1.SMBDATA （I/O） SMBus Data（数据线）
2.SMBCLK （I/O） SMBus Clock（时钟线）
上面两个信号线为体系办理总线，以南桥为操控中心，对主机板的一些Device进行读写操作，如倍频%&&&&&%、SPD等等。这两个信号在外部有必要经过电阻进行Pull High。
十四、AC-Link接口信号阐明
1.RST# （O） Reset（复位信号）
这个讯信号由南桥驱动，对Audion Chip进行初始化。
2.SYNC （O） Sync（同步信号）
3.BIT_CLK （I） Bit Clock（时钟输入）
这是一个由Codec发生一个12.288Mhz串行数据时钟给南桥。
4.SDOUT （O） Serial Data Out（串行数据输出）
由南桥宣布数据到Codec。n
5.SDIN （I） Serial Data In（串行数据输入）
由Codec宣布数据到南桥。
十五、FDC接口信号阐明
1.DRVDEN0 （OD） Drive Density Select Bit（驱动器密度挑选位）
驱动器密度挑选信号。
2.INDEX# （I） INDEX（索引）
此Pin为施密特触发器输入，当这个为Low（有用时），经过索引孔把磁头定位开端磁道。
3.MOA# （OD） Motor A On（马达A翻开）
当此信号为Low时，马达A起动。
4.DSA# （OD） Drive Select A（驱动A挑选）
当此信号为Low时，驱动器A被挑选。
5.DIR# （OD） DIR（列目录）
磁头步进马达移动方向，为High时，向外移动，为Low时向内移动。
6.STEP# （OD） Step（步进）
步进输出脉冲，当此信号为Low时，将发生一个脉冲移动磁头到另一个磁道。
7.WD# （OD） Write Data（写数据）
写数据，当此信号为Low时，写数据到被挑选的驱动器。
8.WE# （OD） Write Enable（写答应）
写答应，当为Low表明答应写入盘片。
9.TRACK0# （I） Track 0（0磁道）
0磁道，当此信号为Low时，磁头将被定位到最外的一个磁道（0磁道）。
10.WP# （I） Write Protected（写维护）
写维护，当此信号为Low时，磁盘片被写维护，只能读出数据不能写入。
11.RDATA# （I） Read Data（读数据）
当为Low时从软盘读数据。
12.HEAD# （OD） Head（磁头）
磁头挑选，当为High时挑选0面的磁头，当为Low时挑选1面的磁头。
13.DSKCHG# （I） Diskette Change（替换磁盘）
盘片替换，当此信号为Low时，在上电情况可随时取出盘片。
十六、Parallel Port 接口信号阐明
1. SLCT （I） Printer Select Status（打印机情况挑选）
这个Pin首要用于挑选打印机形式，为High时，表明打印机被挑选。打印有两种形式能够被设定ECP和EEP。
2. PE （I） Page End（页面完毕）
当这个信号为High时，表明打印机已检测到页面完毕。
3. BUSY （I） Busy（打印机忙）
当这个信号为High时，表明打印机很忙没有预备去接纳数据。
4. ACK# （I） Acknowledge（承认）
当这个信号为Low时，表明打印机已接纳数据，并预备承受更多的数据。
5. ERR# （I） Error（过错）
当这个信号为Low时，表明打印机在打印时犯错。
6. SLIN# （O） Printer Select（打印机挑选）
这个信号为打印机输出线查看。
7. INIT# （O） Initialization（初始化）
当这个信号为Low时，表明对打印机进行初始化。
8. AFD# （O） Auto Line Feed（主动走线）
当打印机打印针出问题时，这个信号会被拉Low，打印时机主动再打一遍。
9. STB# （O） Strobe（承认）
当这个信号为Low时，表明要把并行数据承认到打印机里。
10. PD［7:0］ （I/O） Printer Data（打印机数据）
这些信号用于传输打印机数据。
十七、Serial Port 接口数据阐明
1.CTS# （I） Clear To Send（清楚发送）
这个信号用于Modem操控输入，这个功用能够经过读握手情况寄存器Bit 4来测验。
2.DSR# （I） Data Set Ready（数据预备）
这个信号为Low时，表明Modem或数据放置已预备能够传输数据。
3.RTS# （I/O） Request To Send（恳求发送）
这个信号为Low时，表明Modem或调制解调器可预备去发送数据。
4.DTR# （I/O） Data Terminal Ready（数据终端预备）
这个信号为Low时，表明数据终端已预备能够进行通讯。
5.SIN （I） Serial Data In（串行数据输入）
这个信号用于去接纳数据。
6.SOUT （O） Serial Data Out（串行数据输出）
这个信号用于去发送数据。
