摘要：针对LEON3开源软核处理器具有高功用，高可靠性等特征，构建了一个根据LEON3的动态图画边际检测SoC。文中选用部分熵边际检测算法，将图画收集，边际检测和图画显现三个部分封装规划为IP核，经过APB总线嵌入到LEON3的经典SoC架构中。与运用微操控器或DSP完结的动态图画边际检测体系比较.根据LEON3的动态图画边际检测SoC能够充分发挥硬件规划的高速性和灵活性，而且体系具有很好的可移植性与可装备性，占用资源少，速度快，具有杰出的运用远景。
导言
本文选用部分熵边际检测算法，将图画收集，边际检测和图画显现三个部分封装规划为IP(Intellectual Property)核，经过AMBA APB总线嵌入到LEON3的经典SoC架构中。完结了多路数据并行处理和DSP模块加快处理，合作CPU软核的和谐参数装备功用，能够充分发挥硬件规划的高速性和灵活性。此外，因为动态图画边际检测是图画处理运用中必不可少的一部分，因而文中规划的动态图画边际检测SoC能够便利的移植到其他图画处理运用中，具有广泛的运用远景。
1 SoC和LEON3开源软核处理器
SoC是体系级芯片的简称，体系不只包含了处理器内核、存储器等硬件体系，一起还含有相应的嵌入式软件，是一个真实的软、硬件均具有的完好体系。运用SoC规划办法，能够将一个杂乱的体系集成到单一芯片中，并具有低功耗，低成本及高速性的特色。与运用ASIC完结的
SoC比较，运用FPGA完结的SoC具有可装备性的特色，因而具有更好的可扩展性和可移植性。
LEON3开源软核处理器是Gaisler Research公司提出的一款32位、契合SPARC V8结构的开源软核处理器。它具有高功用，低杂乱性和低功耗的长处。别的，一切归于GRLIB的IP核及LEON3处理器的源代码在GNU GPL(GNU General Public License，GNU通用公共许可证)授权协议下，能够免费地运用于研讨和教育意图，因而，LEON3开源软核处理器特别适合于SoC的开发规划。
2 SoC体系架构规划
经过剖析体系的功用与要求，结合LEON3自身架构的特色，规划根据APB总线的动态图画边际检测Soc体系架构如图1所示。自界说IP核为本规划的要点。在LEON3的SoC架构中，APB外围低速总线为一些低速模块供给了接口。若想要在APB总线完结动态图画的实时收集、处理和显现，就要想办法使收集到的数据不参加到总线传输中去。
在本规划中，经过选用片上存储资源做FIFO的办法，使得摄像头收集到的数据得以缓存，终究在显现器上显现。在数据输出显现之前，能够挑选是否经过图画边际检测算法模块处理。若经过模块，则显现图画经过边际检测后的成果;若不经过，则显现原始图画。
经过这种办法，防止很多图画数据参加AHB与APB总线之间的数据传输，以削减不必要的中心进程，进步数据的实时性。这样就防止了APB总线低速、低带宽与动态图画边际检测体系高速、高带宽的对立。使得整个图画的数据流都在白界说IP核内部得到处理，这样既满意了APB总线的束缚也完结了体系的功用需求。
3 动态图画边际检测SoC的完结
本规划提出了一种集图画收集、存储、处理和显现于一个IP核的规划办法，也是动态图画边际检测SoC规划的中心部分。
3.1 部分熵算法的硬件完结
部分熵边际检测算法的基本思想是：挑选待处理像素点的8邻域，即以待处理像素点为中心的3×3窗口;再由部分熵的界说式(公式1)核算出图画3×3窗口的部分熵;
然后经过与给定的阈值进行比较，得到二值化图画，即可得出图画的边际。硬件完结的处理进程为流水线办法，处理的目标为3×3巨细的图画窗口。具体进程如下：
①3×3窗口的发生。3×3窗口首要经过片上缓存和延时单元完结。图2是以经过3个时钟为例说明晰同步发生3×3窗口中一行数据的进程。
②熵值的核算。将进程1中得到的3×3窗口的9个并行数据途经两路进行处理。关于3×3窗口，式(1)化简为式(2)：
3×3窗口的9路并行数据，一边送去做并行相加求和，再求平方，作为除法运算的分母;一起把9个数据别离求平方，再求合，作为除法运算的分子。在做除法运算前，为保证其核算精度，要先将分子与分母转化成IEEE-745浮点数后再进行浮点除法运算。终究还要把除法运算的结算转化成整数，考虑到除法运算的成果或许小于1，所以在转化整数前扩大1000倍，即保存3位有小数有用位，终究将转化后的整数输出，至此完结了部分熵值的核算进程。部分熵值核算的硬件处理流程如图3所示：
③阈值比较及二值化处理。②中现已得到了扩大1000倍后的熵值，在这里只需经过一个比较电路，当熵值大于阈值时，输出0;当熵值小于阈值时，输出1。这样就得到一幅二值化后的边际图画。至此，完结了整个部分熵边际检测算法的硬件完结。
3.2 自界说IP接口规划
自界说IP核包含以下几个首要部分：图画收集(D5M摄像头接口);图画制式转化;图画存储;图画显现(LTM显现接口);图画边际检测模块;自界说寄存器。
图4给出了根据APB外围低速总线所规划的图画边际检测IP核的外部接口信号图。由图中可知，此IP核的接口信号可分为：
①体系时钟与复位信号：是整个LEON3架构所共用的时钟信号和复位信号，而iCLK_50是由外部直接引进的频率为50MHz的时钟，未经过PLL处理。
②IP核操控信号：首要完结IP核的触发功用和完毕功用。
③APB总线的输入信号和输出信号：此信号首要用于APB总线操控、IP核挑选、IP核使能等，其间包含对IP核内部寄存器的设置都是经过APB总线信号来完结的。
④D5M摄像头输入信号和输出信号：此信号首要完结对D5M摄像头的装备以及数据收集。
⑤LTM显现器输入信号和输出信号：此信号用于对LTM显现器的装备。因为根据APB总线的IP核集成D5M摄像头、LTM显现器和边际检测算法于一体，所以外部接口信号相对较多。但就APB总线自身而言，其信号并不多，这也是根据APB总线的规划办法相对简略的原因。
3.3 自界说IP核的结构规划
有关“根据APB外围低速总线图画检测IP核的完结基本思想部分”略——编者注。
根据APB总线的IP核框架结构如图5所示。
4 试验成果
4.1 动态图画边际检测算法硬件完结仿真与剖析
文中首要运用Matlab验证局域熵边际检测算法规划的正确性，然后选用Verilog HDL硬件描绘言语编写图画边际检测算法，在算法完结进程中，为进步算法的功用，选用了Quartus II中自带的DSP加快宏模块。一起，为验证仿真算法的正确性，编写Testbench体系测验文件，对其进行仿真验证，图6为局域熵边际检测算法的硬件仿真时序图。
从图6中，能够看到3×3窗口发生的进程，L1～L3为选用片上缓存的办法完结的三行数据的同步。X1～X9对应3×3窗口中的9个像素点。图中终究的数据输出是有一守时延的，这是因为算法中存在很多的乘加运算和浮点数运算构成的。
在完结算法的一起，考虑到所选芯片供给了可用于加快算术运算的DSP模块，所以为了加快算法的处理速度，在算法完结进程中，加入了很多的DSP加快处理模块，如乘加器，浮点除法器等。表1给出了用硬件言语完结上述算法所运用的芯片资源状况。表2给出了该算法对DSP加快模块的运用状况。
4.2 动态图画边际检测SoC体系功用测验
测验选用的硬件开发渠道为FPGA CycloneIIEP2C70F896C6N，Quartus II版别为10.0(32位)，LEON3开发包版别为grlib-gp1-1.0.22-b4095.zip。D5M摄像头作业在25MHz频率，所收集的图画分辨率为400×240，R、G、B每种颜色以10-bit二进制数据表明，D5M摄像头每秒收集22～25帧图画。LTM显现屏的显现分辨率为400×240，作业在33MHz频率。
表3为测验得到的片上资源运用状况。图7为文中规划的动态图画边际检测SoC体系作业实物图。从其成果能够剖析得到，文中规划的动态图画边际检测SoC占有的片上资源在能够承受的范围内。
且由实践测验可知，在外界环境适中的条件下，体系能够得到很好的图画边际检测作用。但因为图画的分辨率较大，而边际检测算法中所选用的窗口为3×3，相关于图画来说较小，所以图画上的一些小的暗影区域也会被检测出来，构成暗影区域搅扰，影响图画的边际检测作用。但整体来说，完结了动态图画边际提取的终究意图。
结语
本文介绍了根据LEON3开源软核处理器的动态图画边际检测SoC规划。
试验成果表明该SoC体系作业正常，能够完结每秒22～25帧，最佳分辨率为400×240和640×480的动态图画边际检测功用，均匀数据延时在70～80个体系时钟。体系具有很好的可移植性与可装备性，占用资源少，速度快，具有广泛的运用远景。
