由于运营商大手笔进行基础设施建造的年代现已曩昔，本钱和灵活性成为对通讯基础设施的一起要求，关于TD-SCDMA基站更是如此。由于选用了智能天线等先进技能，TD基站的容量大幅提高，但也还带来了本钱应战;别的，TD技能仍在演进之中，要求中心芯片一起供给高功用和可编程才能。这约束了初始本钱高和灵活性差的ASIC芯片，为可编程DSP和FPGA带来了更多的时机。为了应对这些应战，DSP和FPGA供货商纷繁在工艺技能和架构上进行立异，并企图踏入对方的领地。此外，或许会在TD范畴鼓起的Femto基站也招引了DSP和FPGA供货商，以及一些新式芯片供货商。
智能天线助FPGA进入TD基站射频卡
传统上，FPGA首要发挥接口和衔接功用，但FPGA技能进步和系统对许多核算的需求，让更多的FPGA进入了基站系统的中心——射频卡和基带卡中，这在TD基站中更是显着。IEEE高档会员、赛灵思公司无线基础设施笔直商场系统架构师温得敏博士表明：“除了胶合逻辑和衔接功用外，FPGA正进入系统中心，这现已是一种趋势，特别是在射频卡运用方面。”
与WCDMA相似，TD基站射频卡处理涉及到DUC(数字上变频)、DDC(数字下变频)、CFR(峰值因子下降)和DPD(数字预失真)等。不同的是，由于TD选用智能天线(SA)等先进技能，在提高基站容量的一起，也带来了更多通道和更多本钱。温得敏解说说：“由于智能天线在均匀圆阵列(UCA)中运用了多达8个天线，完结和布置本钱都比WCMDA系统高。完本钱钱高是由于要为UCA中的每个天线仿制收发链，除了额定的ADC和DAC外，需求为每个天线仿制DUC和DDC链。因而正确完结SA，一起取得功用和本钱效益，是基站设备商的首要应战之一。”
而FPGA的强壮并行处理才能可以很好满意这种需求。温得敏表明，以专用芯片组的办法仿制DUC和DDC链，会对PCB面积、功耗、散热以及射频卡的可靠性产生影响。运用Virtex4 SX FPGA中内嵌的DSP48乘法器，赛灵思为数字前端(DFE)规划供给完好参阅计划包。选用赛灵思的TD DFE计划，基站供货商可以完结18通道射频卡、6载波和3天线的装备，只需运用单个的Virtex4 SX25，替代多达5×DUC和5×DDC ASSP芯片组，可取得更低本钱、更低功耗和更好的电路板可靠性。
温得敏还弥补说，经过运用恰当的打包计划，基站供货商可以便利晋级，满意额定的需求，例如选用更多的天线或比如MIMO这样的先进天线运用。这意味着晋级到更大型的FPGA，无需更改开端的射频卡PCB。别的，选用赛灵思最新的65nm Virtex 5，客户可以取得更强功用和更大功耗节约。
关于DFE运用，Altera公司通讯事务部门高档总监Arun Iyengar也指出：“TD射频卡的多通道特性十分合适选用FPGA。运用咱们DSP Builder东西中的IF Modem结构和立异，在Stratix III DSP引擎上完结时分复用和多路通道，Altera FPGA可以轻松完结这些使命。”
除了完本钱钱外，选用智能天线的别的一个问题便是现场装置本钱。一个处理办法是运用射频拉远单元(RRU)，PA接近天线阵列，因而缩短贵重的低损耗RF同轴线。衔接RRU和基带卡是选用IF数据协议，例如CPRI或许OBSAI光纤链路，而它们通常在FPGA中完结，Altera和赛灵思都有相关处理计划。温得敏表明：“赛灵思经过合作伙伴供给完好的RRU计划，可以用于WCDMA、WiMax和TD-SCDMA。”
Altera的Iyengar还弥补说，由于TD运用智能天线，有必要进行智能天线校准，在任何揭露的出版物中，对这一要害范畴的重视还不行。校准意图是预算并补偿多路天线接纳和发送侧引进的振幅和相位差。因而，校准单元作为基站的一部分，相似基站的另一个发射器和接纳器，然后可以预算这些差异。这需求进行系统分支(system ramification)，并且需求很深的技能，而Altera在这方面有丰厚的系统经历，并且与客户在系统规划上共享这些经历。
TD基站首要芯片供货商德州仪器(TI)也表明，TD信号链密度要求选用高集成度计划，以节约PCB面积，别的，它也给射频卡上高质量时钟分配带来应战。由于产品线广大，TI现在供给老练的完好信号链计划，包含DDC/DUC、高速数据转换器、RF、时钟、背板接口以及规范逻辑组件等。TI着重端：“在收发端，TI产品路线图将和TD开展方向保持一致，为演进中的TD供给完好处理计划。一个比如便是最新的只要单个天线的室内RRU，与室外RRU不同的是，室内RRU定坐落更高输出功率，因而需求开发最佳功率和功用的新技能。TI重视这种演进需求，将运用广泛IP组合供给高集成度芯片组计划。”
TD演进加重基带卡上DSP和FPGA之争
除了射频卡外，FPGA更大的野心还在于基带卡，而这一直是TI和飞思卡尔等DSP芯片厂商的领地，不久前，TI就宣告，大部分我国试运行中的TD基站选用了其TMS320TCI100 DSP。尽管现阶段FPGA首要仍是充任DSP的协处理器，但跟着两者都在向对方领地浸透，未来两者的正面竞赛不可避免。
Altera的Iyengar介绍说，和WCDMA相似，FPGA在TD数字基带中用于完结码片率处理以及同步(FFT或许FIR相关)，还可以用于TD基带中的联合检测，以及完结QRD-RLS脉动阵列等。他还指出，更强的处理需求，使得更多FPGA将运用于基带卡中。他解说说，几年前，CDMA带宽只要1.25MHz，现在议论的LTE单载波带宽达到了20MHz。作为一种趋势，一切无线技能都向OFDMA-MIMO开展。别的，网络架构正扁平化，许多功用进入基站中，以下降推迟和为最终用户供给真实的移动宽带体会。这导致需求更强的处理才能，大部分是朴实的数据通路和并行处理，根据FPGA的基站运用了FPGA天然生成的灵活性和扩展性，无论是传输回程卡、MAC/RLC(射频链路操控)、PHY仍是射频收发器，FPGA运用都在逐渐添加。Iyengar总结说：“ DSP SoC十分合适完结某些信号处理使命，例如操控或许非确认性使命。咱们以为根据FPGA和DSP的基站将是干流，只要很少的ASIC新规划。”
和Altera相同，赛灵思的温得敏也以为FPGA用于基带信号处理的驱动力是更高的数据率和更低的延时需求，但他的观念更为急进，暗示FPGA将替代DSP成为基带中心。他表明，传统的系统区分办法是，DSP芯片用于符号率处理，FPGA用于比如码片率处理这样的高核算量和重复性使命。可是，更小的延时要求、链接自适应和为不同服务供给QoS的需求，估计未来更多的FPGA将运用于比如LTE要求的基带功用。他着重说：“这意味着独自的DSP处理器将转向更高层中的低核算负载和操控运用。另一方面，由于延时要求，系统厂商或许只需求一个网络处理器，一切其它必要的较低层功用都在FPGA上完结。”
对此，TI DSP系统事务开展司理李俭辩驳说：“在可预见的未来，FPGA不或许替代DSP。”他表明，数据服务需求要求更强核算才能的一起，也要求杂乱操控功用，而经过集成更强加速器、多核和存储架构立异，TI DSP可以一起满意这两种需求，并且可以消除FPGA。
李俭解说说，当议论DSP的时分，传统定见是看其执行数?运算的速度，例如FFT和CTC等，实际上3G比FFT处理和自适应调制杂乱得多，DSP器材中集成的硬件加速器就可以有用完结这类运算。3G不同之处在于数据服务才能，例如HSDPA、HSUPA和未来的LTE，这要求器材在杂乱操控和数据处理方面具有杰出的功用，而FPGA难以做到。凭仗优化的L2内置内存和内部存储架构，TI DSP是商场中功用最均衡的产品：核算速度快;在支撑杂乱操控代码方面功用强壮。商场中的有些产品在硅片内部放置了很大的存储记忆体，但L2缓存却很小很慢，这种办法在数据服务相关运用方面具有很大的规划危险。
除了已许多用于TD实验网的单核TMS320TCI100外，TI还在供给多核DSP TMS320TCI6?87样片，它选用3个1GHz DSP核，可以用于GSM、TD与WiMAX基站。TCI6?87具有天线接口和串行Rapid I/O接口，并集成了TCP2和VCP2加速器，提高了系统功用并下降了本钱。值得注意的是，TI现已针对WCDMA基站推出了高集成度3核DSP TMS320TCI6?88，经过集成许多加速器和接口，TCI6?88可以在单芯片上支撑WCDMA宏基站所需的一切基带功用，且无需 FPGA、ASIC及其它桥接器材，总BOM缩减为本来的1/5。
TI是否也会为TD基站 定制这样的SoC呢?李俭表明：“TI十分专心于TD系统，至于为TD定制的SoC，现在正在开发之中，咱们不能泄漏细节。”他还指出，除了改进内核功用以外，TI将添加更多强壮的硬件加速器以提高系统功用。别的，TI也在提高缓存架构，以扩展抢先对手的功用优势。
李俭总结说，从芯片视点来看，FPGA在功耗方面的体现依然欠好，并且在许多生产方面不具有本钱效益。将来当TD网络变得愈加老练的时分，一些OEM厂商或许会考虑把ASIC用于码片率处理，外加DSP用于符号率处理，就象一些首要OEM厂商现有的WCDMA系统。当考虑是否规划ASIC时，应该仔细剖析所需时刻和高额研制费用，以保证合理的出资报答。
关于FPGA的本钱和功耗问题不利于许多生产的说法，FPGA阵营表明对立。温得敏指出，赛灵思供给两种降本钱的途径，一是客户可以运用赛灵思最新的芯片技能，如现已出货的65nm FPGA;二是严厉意义上的cost down办法，赛灵思供给easypath FPGA定制技能，可以将单位本钱下降30~75%，危险十分低，无需规划工程资源，从开端到完结只需求12周时刻。
Altera的Iyengar则着重：“在未来系统中，灵活性和低本钱是要害要素。FPGA能满意一切这些开展趋势，它具有内涵的低本钱才能，例如Altera的HardCopy，将成为首选办法。DSP有必定的灵活性，可是本钱不低，ASIC有本钱优势，但彻底丧失了灵活性”。他还特别着重了Altera 65纳米FPGA的低功耗优势可以下降本钱。他解说说，应该一起重视CAPEX本钱和OPEX本钱，运营商所花费的OPEX几乎是CAPEX的3倍，功耗是一个严重的要素，Altera预见到了这一点，和其他65nm工艺技能比较，从四个方面采纳办法处理了功耗问题。
TD Femto基站成为新老厂商的新战场
在WCDMA和WiMax范畴，轻轻基站(Pico)和毫轻轻基站(Femto)现已成为十分抢手的论题。由于它可以下降网络布置本钱，处理传统3G室内掩盖和死角问题，改进室内无线宽带服务，并反抗VoIP的要挟，受到了不少运营商的追捧，也成为芯片供货商抢夺的新阵地。
Altera的 Iyengar表明，Pico和Femto是WCDMA和WiMAX的要害添加范畴，跟着掩盖区域的添加，TD也会走相同的路。Altera的Cyclone和HardCopy等产品在Pico和Femto上都得到了广泛运用。关于Pico，咱们的处理计划被WCDMA、WiMAX、CDMA2k和TD产品所选用。WCDMA、CDMA2k和WiMAX Femto产品也有较大的需求，不过现在还没有看到任何TD Femto产品的揭露发布。当然，咱们也彻底能满意这一商场范畴的需求。
赛灵思的温得敏也指出，WCDMA范畴Pico 和Femto需求背面的推动力是供给更高容量和更高速率的数据服务，例如为手机用户供给VoD服务，而无需给宏基站带来担负。TD网络将会看到这种需求，特别是不久的将来IPTV和带高清LCD的手机等杀手级运用变得遍及。
不过，TI却以为TD Femto还需求一段时刻。李俭表明，TI发现有些运营商关于Femto布署感兴趣，并且期望在2008年开端场外实验。可是，详细的系统和产品要求不是十分清晰，并且好像仍在改变之中。OEM厂商忧虑在布署Femto时会遇到妨碍：(1)频率规划，以及femto基站和macro/mirco/pico基站之间的搅扰问题依然有待处理;(2)DSL传输的QoS问题;(3)运营商可以获利的商业模式问题;(4)需求许多功用，但方针本钱十分低。
李俭表明， TD首要使命是树立网络掩盖，在TD布署的初期阶段，Femto需求应该不是十分火急，乃至从运营商的视点看也是如此，别的Femto基站标准没有确认。但他也表明，TI DSP产品线规模广泛，从低本钱、高性价比的达芬奇系列(ARM+DSP)到高功用多核DSP，怎么树立Femto基站，取决于客户的方针标准。
赛灵思的温得敏则再一次“向DSP开炮”：和单个宏/微基站比较，Femto只需服务于很少的用户，因而现在用于基带处理的DSP处理器是“大材小用”。别的，由于Femto和WLAN接入点相似，因而BOM本钱将是首要推动力。因而，为了满意Femto规划，用户会很天然用低本钱的处理器完结更高层功用，一起用DSP优化的低本钱Spartan-DSP完结物理层——Spartan-DSP的核算功用可达30GMAC。
新式基带芯片供货商picoChip总裁兼CEO Guillaume d’Eyssautier认同BOM本钱是Femto的首要推动力。不过，他笑道：“由于本钱和功耗问题，咱们的竞赛对既不是DSP，也不是FPGA，而是ASIC，不过ASIC没有咱们的灵活性。”多核DSP厂商PicoChip是现在Femto的首要芯片供货商之一，据称也有我国厂商选用其芯片研制TD Femto。
与传统DSP、FPGA处理器不同的是，picoChip的多核DSP是一种粗粒度的超大规模并行异构16位处理器阵列，其运算和通讯资源是静态分配的，它把专用ASIC的核算密度和传统高端DSP的可编程性结合在一起，据称可替代含有多个DSP、FPGA及通用操控器的混合架构系统。现在picoChip选用90纳米工艺的第三代PC202器材现已量产，它集成了ARM9核(280MHz)，含有248个处理单元，片上集成了FFT、CTC、Viterbi、R-S和Encryption等硬件加速器，可供给230GMIPS和31GMACS的功用。
