2008年7月2号，面向高功用数字信号处理(DSP)规划，Altera公司(NASDAQ: ALTR)今日发布具有第二代模型归纳技能的DSP Builder东西8.0。该技能使DSP规划人员第一次可以主动生成根据高档Simulink规划描绘的时序优化RTL代码。凭借这一新的DSP Builder，规划人员在几分钟内就可以完结挨近峰值FPGA功用的高功用规划。和手动优化HDL代码需求数小时乃至数天时刻比较，这大大提高了效能。
The MathWorks信号处理和通讯市场总监Ken Karnofsky评论说：“DSP Builder是第二代根据模型的归纳技能，在规划高功用DSP时，客户可以凭借该技能运用Simulink作为建模、仿真和施行环境。该技能大大提高了规划人员在Altera FPGA上完结DSP功用时的效能。”
规划无线基站多载波、多天线RF处理等实践运用中的多通道信号处理数据通路时，新的DSP Builder第二代归纳技能极大地提高了效能。DSP Builder东西主动参加流水线级和寄存器，经过时分复用生成高度优化的功用规划，例如数字上变频(DUC)、下变频(DDC)、峰值因子按捺 (CFR)和数字预失真(DPD)等。这大大提高了效能，运用户可以敏捷完结体系级规划，针对载波带宽、载波数、天线和分区改变轻松调整规划。DSP Builder 8.0供给了多天线、多载波WiMAX和WCDMA DUC规划实例，以及DDC规划等。
Altera软件、嵌入式和DSP市场总监Chris Balough表明，“Altera一向在为FPGA规划效能设置规范，包括高功用DSP规划。DSP Builder 8.0中包括的立异归纳技能完结了时序推进的FPGA施行环境，协助规划人员经过简略的点击取得他们需求的体系功用——效能提高了一个数量级。”
DSP Builder简介
DSP Builder是在高功用FPGA平台中敏捷高效完结Simulink规划的前沿归纳技能。Altera DSP Builder读取运用DSP Builder/MegaCore®模块构建的Simulink模型文件(.mdl)，生成VHDL文件和命令行(Tcl)脚本进行归纳、硬件施行和仿真。该技能在算法友爱的开发环境中树立DSP规划硬件描绘，然后缩短了DSP规划周期。
Altera简介
Altera的可编程解决方案协助体系和半导体公司快速高效地完结立异，杰出产品优势，赢得市场竞争。请拜访www.altera.com或www.altera.com.cn，了解更具体的信息。
