1 引 言
INS／GPS组合导航体系在军事范畴和民用方面的运动载体中得到了广泛使用。INS是组合导航体系中的中心部分，触及多个陀螺仪、多个加速度计和温度传感器等很多传感器数据的收集与处理，一起对体系运算的实时性要求也很高。关于导航核算机体系的研讨，许多学者做了很多有利的作业。传感器数据收集现有计划大多选用一片多路△-∑结构的AD芯片收集6路惯性器材信号，这就形成6路信号的数据收集不能一起进行，在高动态下导致组合导航体系导航精度的下降。本文以TI公司出产的AD改换器AD1274和Altera公司出产的FPGA EPlS30位主选芯片，论述了组合导航体系的完结办法。
2 数据收集
组合导航体系的传感器包含3个低成本微机械陀螺仪（AD‘ADXRS150）、3个微机械加速度计（AD’ADXL210）、压力传感器（Motorola‘MPX4115A）、二轴磁罗盘（Honeywel’HMC1022）、一个温度传感器（TI‘TMP275）和GPS。关于这些传感器需一起采样，方能满意组合导航体系的要求。本体系选用TI公司出产的高精度模数转化器ADS1274。ADS1274是一款高功用的24位△-∑结构的AD转化器，有4路同步采样输入通道，输出有串行和并行两种办法，如1所示。
本体系中共选用3片AD1274，一片用于3个陀螺仪信号的数据收集；另一片用于3个加速度计的数据收集；第三片用于2个磁方位传感器、1个压力传感器的数据收集，温度传感器的输出信号为数字信号，不需要进行模数改换。每一片均剩下一路AD，用于往后深入研讨的冗余体系。
为了战胜因为传感器输出信号数据收集时刻上的不同步引起的导航核算误差，除选用具有4通道同步选用的AD1274外，数据收集体系的操控选用具有并行机制的FPGA，芯片选用Altera公司的Cyclone低成本FPGA EP1C6Q240。
3 组合导航体系的规划
组合导航体系的功用包含：
数据收集 收集各种传感器信号（陀螺仪、加速度计、磁罗盘、温度计、气压高程等）；
预处理 选用数字滤波技能对收集到的传感器信号进行预处理；
导航核算 使用导航算法进行数据交融处理；
输出导航信息 将体系的方位、速度、姿势的功用信息输出到运动载体操控体系，进行导航指示和运动操控。
导航核算和导航信息输出选用TI的OMAP5912完结。组合导航体系原理如图2所示。
OMAP5910是TI公司出产的双核处理器，将TMS320C55XTMDSP内核与ARM9TDMI内核集成在单芯片上，完结了使用功用与低功耗的最佳组合。这种共同的架构不只供给了DSP的低功耗、施行信号处理功用，一起还供给了ARM的指令和操控功用。充分发挥了DSP进行加、乘运算的优势，进行导航参数的实时运算，发挥ARM超强事务管理功用进行如导航数据的输出、显现、操控伺服机构等。
4 FPGA规划
4.1 FPGA逻辑规划
FPGA的首要作业在于：同步发生各ADC的作业时序；同步发送指令字；同步接纳、数字滤波和存储各ADC的转化数据；供给与外部处理器的逻辑接口。FPGA内部的逻辑单元首要包含：状况机（State）、ADC操控器、数字滤波器、RAM块、接口单元等，对应的结构如图3所示。
状况机State是FPGA内部的操控单元，它依照固定的节拍循环往复地运转，并指挥着ADC操控器完结各种操作。依据FPGA对ADC数据发送和接纳的不同进程，状况机可分为不同的4个状况周期。关于发送进程，其4个状况周期依次为：树立周期、发送周期、采样周期、转化周期；对接纳进程，其4个状况周期依次为：树立周期、接纳周期、存储周期、闲暇周期。因为发送和接纳进程在时刻上能够堆叠，其状况流程图如图4所示，其间Count的值是依据采样频率确认的，对不同的体系可参照挑选。
ADC操控器是FPGA内部的首要履行单元，它依照状况机的节拍和状况指示进行相应的作业。RAM是FPGA内部的数据存储单元，用于存储各ADC转化的数据。接口单元是FPGA内部的功用和谐单元，为外部处理器OMAP对FPGA的拜访供给桥梁，当OMAP向FPGA写入ADC初始化装备字时，接口单元将装备字送往ADC操控器，一起复位状况机；当OMAP读取FPGA内部RAM块的数据时，接口单元对外部处理器的拜访地址进行译码，选中对应的RAM块，将拜访的数据送到外部处理器的总线上。
关于低成本微机械陀螺仪和加速度计，因为微惯性外表技能不很老练，在功用和精度上仍存在缺乏，如数据输出中存在野值现象和较大漂移，严重影响了体系的正常作业和精度，因此在进行组合导航数据交融算法之前，有必要对微机械传感器（陀螺仪、加速度计、压力传感器等）输出的数据进行预处理。本体系选用文献介绍的办法使用FPGA规划FIR滤波器。考虑整体要求，数字滤波器规划目标：通频带0～20 Hz；通带衰减不大于-3 dB；过渡带宽5 Hz；阻带内最小衰减不小于-20 dB；选用频率100 Hz。
FPGA经过这些内部结构单元的和谐作业，来完结对各ADC数据的同步收集，以及与外部处理器OMAP的无缝接口。
4.2 逻辑仿真
依据FPGA内部的逻辑单元结构和功用，在Altera公司供给的QuartusⅡ开发平台中，用VHDL言语对上述逻辑进行了规划，并进行了功用仿真。其规划成果已在该公司的EP1C6得到完结，且功用安稳。
5 结 语
本文提出了依据FPGA和高精度ADC的组合导航体系，该体系具有开发周期短、集成化程度高级特色。软件和硬件均选用编程完结，规划灵敏，简单修正，在实践使用中收到杰出的作用。经过跑车试验，依据FPGA和高精度ADC的组合导航体系的导航方位精度：水平方位6 m（无DGPS），5 min 300 m（无GPS信号）；姿势精度：横滚和俯仰视点0.3°～0.5°（有GPS），0.7°～1.0°（无GPS）；航向视点0.4°（有GPS），2°（无GPS）。试验证明该规划计划切实可行，达到了预期意图。
责任编辑：gt
