加快轿车IC规划周期
主动驾驭轿车（AV）正在将咱们推入一个全新的移动年代，为了满意AV的高功用和低功耗要求，现在的SoC规划者需求为AI算法优化定制的硅架构，运用传统的规划办法非常消耗时刻，所以HLS（高等级逻辑归纳）开端步入人们眼皮。
HLS能够运用SystemC或C++对规划功用进行高档描绘，并将它们归纳到RTL中。在更高笼统层次上进行规划，经过将芯片功用规约与完结规约相别离，加快初始规划的完结 (图1)。这种办法能将规划时刻缩短至几个月，所需代码仅是传统RTL流程的一半。在不影响规划进展的情况下，后期的功用改变、新特性，乃至跨节点兼并、从FPGA到ASIC的转化均可被集成。HLS还能协助规划团队探究数百种规划变体，从而优化芯片的功率、功用及面积。与手艺编码的RTL比较，DSE（规划空间探究）能够以此取得更高的规划质量。
假如仿真被兼并到该流程傍边，规划就会进一步加快。HLS生成的RTL能够在仿真器中被具象化，为软件团队供给一个在芯片硬件可用之前先测验软件的渠道；一起，归纳传感器和机电体系的数据也将被集成，创立能够供给实在反应的虚拟环境，协助团队优化硬件和软件规划。
终究，先进的HLS解决方案将对规划进行稳健性验证，便利规划人员在RTL之前就消除过错（图2）。HLS的验证才能包含对C++或SystemC代码的主动方法化查看、根据仿真的C-RTL验证和方法等效性查看，在归纳到RTL之前就能够发现缺点和过错。
图1: HLS进步了规划笼统等级以进步规划出产力
功用安全、验证以及安全规划
功用安满是指下降电气和电子元件因毛病而工作异常的危险。在轿车工业中，这些程序和要求已在ISO26262规范中被正式提出，该规范还一起要求对电子设备进行随机硬件毛病和体系毛病测验。
一个完好的功用安全流程中一般包含四个要害步骤（图3）。
1. 生命周期办理，包括从计划到合规的功用安全生命周期。
2. 安全剖析运用FMEDA来了解随机硬件过错导致的规划潜在失效形式。
3. 安全规划测验增强或修正规划，以减轻随机硬件过错带来的潜在失效。
4. 安全验证运用毛病注入测验规划和安全机制在随机硬件过错中的行为，终究证明该规划的安全性。
现在，先进的解决方案组合(如Mentor Safe IC) 能够完结严厉的功用安全规范，一起主动化生命周期办理、安全剖析、安全规划和安全验证进程，加快了功用安全的验证速度，使其赶快契合行业规范。
图2：先进的HLS能够在RTL之前履行C-to-RTL验证以删去缺点和过错
仿真在验证中的效果
在实际国际中测验一切或许的安全场景并不行行，要完结很多验证的仅有办法就是在规划初期运用虚拟测验环境。硬件仿真支撑模型以及软件和硬件的在环验证，都在芯片或车辆硬件可用前供给了一个能够进行测验、编程和调试IC或整车渠道的环境，首要包括下图中三种数据类型（图4）。
图3：功用安全的四个要害进程：生命周期办理、安全剖析、安全规划和安全验证
物理牢靠性验证
SoC规划团队现已经过HLS支撑的快速迭代对芯片进行了优化，验证了芯片的功用性和功用安全性，并在实在的虚拟驾驭环境顶用模仿传感器和机电数据对芯片进行了测验。
新的IC牢靠性验证东西能够在一个内聚环境中考虑有问题的区域。这些东西是为了在电路感知环境下进步IC牢靠性验证的覆盖率而创立的，它们答应从电路拓扑和布局的视点会集剖析电路的完结办法。该剖析还能够运用外部束缚来确认查看意图，并找出不合规的电路。
接下来，规划师需求优化芯片的物理布局。DFM（可制作性规划）解决方案能经过主动优化布局、模仿制作进程或在tape-out前办理光刻热点来协助规划师，其能够主动丈量由主张的布局修正引起的产值改变，使得规划者能够挑选布局修正的办法，从而最大极限地进步芯片的出产功率和牢靠性。
图4：硬件仿真能够交融传感器、核算和驱动数据，为AV渠道创立测验环境。
当数字“遇上”模仿
一辆AV的杂乱数字处理器和操控器SoC将经过各种传感器体系与模仿国际进行交互。微机电体系（MEMS）一般用于传感设备，其他电路作为模仿/混合信号（AMS）规划，则选用CMOS工艺完结。
与运用现成的组件创立体系比较，定制化的IC规划能够协助公司下降成本、操控尺度和功耗。但是，因为触及的规划范畴很多，AMS规划提出了苛刻应战，MEMS规划有必要与模仿电路有效地接口，而模仿电路又有必要与模数转化器和数字逻辑彼此集成。
轿车AMS集成电路有必要以极强的牢靠性继续运转，且大多数时刻都处于恶劣的环境条件。为了便于办理，规划师需求一个集成的规划和验证解决方案，该解决方案能够衔接模仿、数字和MEMS，协助创立AV最重要的单用处智能传感器体系。
老化模仿在轿车运用中也非常重要。跟着时刻的推移，轿车运用的压力误差和热状况会导致电路退化。经过仿真，能够及早发现潜在的牢靠性问题，并在规划阶段加以纠正。
保证从始至终的安全性
新的轿车级ATPG技能将方针对准于晶体管和栅极等级的缺点。这些新办法根据单元感知测验（CAT），运用专为每个单元内部缺点而设置的毛病模型。Mentor的CellModelGen毛病特征模型提取运用单元的布局注释Spice表明来辨认或许的晶体管、电桥、开路和端口缺点的方位。经过核算每个潜在缺点的临界面积及其相关的缺点概率，剖析潜在缺点的单元布局。一起，该剖析还能够生成一个模型，尽或许进行缺点检测，最小化形式计数并保存确诊所需的信息。捕捉这些本不行检测的缺点有助于数字集成电路IC制作商到达ISO 26262的DPPB方针。
内建自测验（BIST）将测验IP刺进芯片中，用于测验数字逻辑或存储器。逻辑BIST触及到运用于芯片电路的片上生成伪随机测验形式。先进的测验解决方案能够在芯片运转期间进行测验，而不会影响其功用；此外，ATPG紧缩可与BIST相集成，以进行用于通电和体系内测验的制作质量测验。
今日，无论是轿车草创企业、老牌OEMs仍是体系公司都在力争上游地进入商场，它们亟需一系列先进的规划主动化和生命周期办理东西。西门子数字化工业软件能够供给共同的东西组合，在HLS、功用安全和验证、仿真、物理牢靠性验证、AMS规划、混合信号验证和IC测验方面具有抢先的解决方案，协助企业披荆斩棘，在商场浪潮中立于不败之地。
