先进库格局(ALF)是一种供给了库元件、技能规矩和互连模型的建模言语，不同笼统等级的ALF模型能被EDA一同用于IC规划、原型制造、完结、剖析、优化和验证等运用中。本文在介绍ALF概念的基础上，具体评论了运用ALF时库元件与IC的规划流程，一同还介绍了IC分层完结与原型制造的办法。
在IC规划中，常常会发现半导体功用与得到的规划成果之间存在距离，这些距离终究要靠新一代EDA东西来弥合。一般说来，要想消除距离就必须将曾经孤立的规划使命集成到一同，或许将曾经零星的规划方案进行一致。
例如曩昔在规划和测验之间就存在隔膜，现在用可测性规划的概念可加以处理，在归纳和布局之间的对立最近也有了物理归纳概念方案，下一个方案方针是针对规划和掩膜生成之间的问题，期望能用可制造性规划的概念处理。
但是在库的创立和具体规划之间仍然还存在对立，就像数据总在前后端规划之间传来传去相似，带有预界说建模概念的库也是在供货商和用户之间倒来倒去。
库元件由供货商进行界说，建模概念则是EDA运用所要求的，规划人员没有挑选，有什么库元件就只能用什么，不行能去深化了解更不用说修改了，库的内容或许会超出所选EDA东西处理的规模。跟着规划杂乱性、功用和费用不断添加，预界说库的概念也很成问题，例如在规划项目开始时，用户或许会在用于某种特定技能的库实践呈现曾经，就期望能了解用该技能完结规划是否有意义。
在规划完结进程中，用户需求创立一些模块作为可重复运用的库元件，结束时假如可用库元件(如具有正确驱动才能的单元)不多，用户将只需做很少的布局优化就能满足功用方针。在规划进程中任何时候，用户都或许要按不同程度的笼统和精度对时序、功率、电气功用、拥塞、路由功用及其它规划特性进行评价。
Accellera ALF是一个新完结的IEEE标准，其规划可运用户对库及规划流程中的运用有更强的操控和影响才能。ALF不像传统库格局那样仅仅是一个数据信息库，它是一种智能型自扩展建模言语，可对库元素的功用、电气和物理模型，包含技能规矩、单元、构建模块和互连等供给语义支撑。
ALF支撑完好的RTL到功用、ASIC和SoC技能库电气功用与布局视图的GDSII描绘，合适从单元到杂乱的分层规划模块。ALF是一个经出产验证的标准，得到先进半导体供货商和用于0.13μm及更小工艺技能的下一代EDA东西的支撑。
ALF的笼统规模可用于行为、RTL、门级和布局，它不是随便开发的，而是现有库格局的超集，很简略从现有格局转化过来。ALF的结构原理十分简略很简略把握，它首要重视内容而不是格局细节和各种约束。
从运用的观念看，言语元素可和建模域联系起来，它可所以功用域、电气域或物理域。但ALF描绘功用首要来自与域无关的言语元素，如模板(用于重复运用库描绘)和算术模型(用于数学描绘量的核算)。
库元件创立和描绘
ALF可用来指定一个库元素如单元所需的功用和描绘，单元标准包含单元称号和终端(即引脚)与单元所履行功用的办法描绘，办法描绘能够在VHDL或Verilog等言语中生成硬件描绘言语(HDL)仿真模型。
可生成多种HDL模型用于不同的意图，这儿的不同依据用户对模型风格的喜好而不是由单元功用来决议。例如某个模型能够用一种大略的办法处理不知道逻辑状况，以便快速仿真，而另一个模型则可用十分具体的办法处理不知道逻辑状况，这样仿真就要慢一些，但更准确。ALF模型可作为公共参阅，用于一切这些HDL模型。
单元的物理布局以GDSII格局表明，SPICE格局的晶体管级网表可从物理层中提取，这样的晶体管网表中包含了寄生电气重量。或许规划人员也可用手艺或EDA东西创立晶体管网表，将ALF描绘的功用标准映射到晶体管网表中。这种网表的精度要低于从布局中提取，但对制造原型库仍是有用的。
晶体管网表和各钟HDL模型都能和ALF描绘的功用标准进行比较，更重要的是，晶体管网表还能用来描绘单元的功用，以便经过运转SPICE仿真来丈量时序、功率、噪声和其它电气特性。
SPICE仿真由描绘东西进行操控，该东西从ALF表明的标准中推断出相关信息，只需这个信息与单元自身的功用相关，例如需求描绘的时序曲线可在ALF中表明，也可从ALF中推出。描绘东西的输出是库单元模型，带有特性数据，一同也在ALF中表明，别的也可用库编辑器将一切库单元模型组合成一个二进制文件，作为EDA运用东西的数据预备。
IC完结与功用剖析
ALF库可用在以单元作为构建模块的IC完结流程中(图1)。在该流程里，RTL规划描绘经过RTL归纳东西转化成网表，网表含有单元示例，这儿称为门而不是晶体管，它运用ALF库寻觅将RTL描绘映射到含有单元示例网表所需的库元件。ALF单元模型不会描绘单元中的晶体管。
等价查看东西将RTL规划描绘与网表进行比较，以确认RTL到网表的转化是否正确，它可用与RTL归纳东西相同的ALF库。相同，HDL模仿东西(图1中没有显现)也能用来确认RTL规划描绘和网表行为在呼应给定鼓励时是否与预期的相同，该模仿东西可运用ALF模型或从ALF模型提取出来的HDL模型。
图1的流程现已进行了简化，像数据通路结构创立、与可测性规划(DFT)有关的结构创立以及特别扫描刺进等特别网表转化没有显现在图中，ALF单元模型含有与这些运用有关的信息。
单元布放和内部互连布线进程简称为布局，电源或时钟网络结构之类特别布局没有在图1中清晰表明。ALF单元模型含有笼统物理信息，像单元巨细和形状、单元引脚和路由妨碍方位、巨细和形状等等，这些都与布局有关。
相同，与单元内布线图有关的笼统信息也能在ALF中表明，包含特定层布线区域、鸿沟和衔接特性，这些信息与制造才能有关，像天线规矩和金属密度查看之类。除了单元模型，布线规矩也在ALF中表明，这部分包含布线段宽度和长度的约束、布线段之间的距离以及通孔之间的距离等。
已完结的IC不只要按功用和布局进行校对，还必须满足电气功用条件约束，首要是时序方面，其它电气功用如功耗、信号完好性和可靠性也变得越来越重要，信号完好性指信号波形的洁净程度、对串扰噪声的抵抗性和电压降。
可靠性是指在电搬迁应力、热电效应和热不稳定性存在情况下的长时间运转稳定性。ALF单元模型支撑用于时序、功率、信号完好性和可靠性的数据描绘，如可靠性数据可描绘为对电压、电流或作业频率的约束条件。
ALF的一个特别之处是这些数据在鼓励中的表达办法，它经过矢量表达式进行表述，数据可用这种特性与特定环境的运转条件联系起来，以完结更为准确的功用剖析。
IC完结进程每一步都要进行功用剖析，RTL归纳、单元布放和互连布线运用现已包含了静态时序剖析(STA)和其它功用剖析功用。相同，在每步完结之后，还可进行独立的功用剖析，以便更准确地丈量得到的功用。
电气功用不只取决于单元间的相互作用，还与连线所引起的寄生现象有关。网表生成今后，寄生参数能够用线负载模型(WLM)进行核算预估。布局后经过预先预算布放单元引脚间特定的布线长度能准确估量到寄生参数，布线完结后，实践寄生参数运用标准寄生参数交流格局(SPEF)在文件中进行提取和表达。
ALF互连模型能够描绘核算的WLM，它是一个依据估量的布线或互连剖析模型进行寄生参数评价的规矩。互连剖析模型能够指定寄生现象所需距离，以及依据寄生参数示例和驱动器单元电气模型来核算时序、噪声、电压和电流。特定驱动器单元电气模型所用数据在ALF中表现为单元特性数据的一部分。
IC分层完结与原型生成
以单元作为构建模块的IC完结流程遭到单元和网络等方针数意图约束，可由规划人员和运用流程进行处理。关于超越方针约束但还能够处理的IC，能够运用下面办法，这些办法也可组合运用。
* 自底向上规划：首要由单元创立较大的构建模块，然后运用这些模块来完结IC。
* 自顶向下规划：首要将规区分红子规划，完结子规划作为模块，然后将这些模块拼装起来。
* 原型制造：首要为整个规划做一个简化所谓的虚拟完结，然后将虚拟完结分割为不同的模块，运用虚拟完结的成果作为每个模块实践完结的约束条件，终究再把各模块拼装起来。
一切这些办法的共同点是创立模块，以削减运用面临的目标数量，模块创立流程见图2。
模块可用根本IC完结流程来创立(见图2)，能够再运用的模块一般称为IP。对“硬”模块来说，完结流程首要的输出是带布局布线的门级网表，保存下来后终究转化为物理布线图，而“软”模块只要规划首要输出即RTL规划表述被保存下来。
规划流程输出只用于模块描绘，即创立用于模块的笼统模型，模块描绘包含了在特性描绘和接下来的笼统中重复进行的功用剖析。笼统含有削减物理完结数据以及功用剖析数据和特定模型的联系方面的内容，模型标准和模型自身两者都能用ALF进行表述。
流程的变量包含IC部分完结，如只做RTL归纳和布放而没有布线，这特别适用于不保存完结数据的软模块。不保存模块完结数据的概念是经过之后在其它模块上下文中完结，而不是在前端独自完结，这样可获得更好的全体功用作用。
依据模块是用作硬模块仍是软模块，ALF模型能表述不同等级的笼统。用作硬模块的ALF模型具有和单元ALF模型相同的特性，此外，网表和表述完结流程输出的寄生参数可部分保存在ALF模型中，特别是在模块鸿沟处。这样就能在一个IC完结的上下文中对相邻模块之间的电气相互作用进行准确剖析。另一方面，用于软模块的ALF模型能够表述一个核算规模，或许描绘数据的上下鸿沟，而不是“硬”的特性数据，这是因为实践模块完结具有必定程度可变性，此外核算得出的WLM也能装在模块模型中。
ALF支撑用参数表明模块特定建模特性，即可用各种物理形状和巨细以及可变位宽与特性完结的模块，ALF里的组、模板、静态和动态模板等概念都能这样用。
不管是硬模块仍是软模块，创立IC现在能够用模块笼统模型作为库元件而不是单元。用相似办法，因为单元ALF模型不能反映晶体管级完结的细节，所以模块的ALF模型无法提醒门级完结的细节。但是模块ALF模型仍然能供给满足的信息用于履行或开发IC完结运用，还能剖析功用以及在逻辑与物理规划方面的兼容性。IC规划是在特定约束条件下进行的，环境约束包含封装特性、PCB、工艺规模如电压及温度(PVT)条件等，其它条件归于通用可运用物理规划规矩，如可用布线层、保存用于电源的布线数和在芯片边际与中心可用于I/O引脚的方位等。
原型制造可用来评价规划能否在这些条件下完结，ALF中的电气特性数据如时序、功率、噪声、物理与电气规矩、寄生参数评价模型等均能表达为环境条件的数学方程式。图3显现了IC原型制造和层次完结的流程，其间包含了ALF模型不同的笼统级。
规划规划和原型制造运用模块预界说模型作为库元件，称为“库模块模型”。规划被分割成子规划，在模块创立进程中，将模块完结和特性描绘组合用于每个子规划，用于每个模块的可运用库元件便是单元。
模块创立今后输出的是子规划特性模型，称为“规划模块模型”。规划模块模型可重复进行规划规划，成果或许需求对规划进行细化和再区分。按子规划约束条件对每个模块进行评价后，再按通用规划约束对虚拟拼装模块作评价，假如评价满足，模块完结的成果即每个模块带布局和布线的网表将被实践拼装构成IC。
IC规划能够运用单元、硬模块加软模块、固定标准模块以及参数化模块等各种组合作为库元件，有些库元件可独立于规划运用，而别的一些则要在规划中创立，只能用于特定的规划。软模块笼统模型可和用于硬模块的更具体的模型相连，模块完结进程中，笼统模型也可用更具体的模型来代替，整个流程都要运用技能规矩和互连模型。
