本使用攻略论述了怎么规划面向Virtex芯片的功率分配体系。涵盖了功率分配体系和旁路电容或去耦电容的基本原理。文中介绍了规划和验证功率分配体系的具体过程和进程。最终一个部分评论了发生电源噪声的其他原因，并提出了解决方案。
FPGA |3″>FPGA 规划人员在规划功率分配体系（PDS）时，面临着一个共同的使命。大多数其他大型、高密度IC（如大型微处理器）对旁路电容都有十分清晰的要求。因为这些器材仅为履行其存储的特定使命而规划，所以其电源需求是固定的，仅在必定范围内有所动摇。但FPGA 不具备这种特点。FPGA 能够不确定的频率、跨过多个时钟域，运转简直无限多的使用，因而，猜测其瞬态电流需求是一个十分复杂的进程。 因为无法确知一个新的FPGA规划的瞬态电流的改变状况，在规划第一个FPGA PDS时，仅有的挑选便是选用保存的最坏状况规划法。 数字器材中的瞬态电流需求是发生接地反弹的原因，也是高速数字规划的死对头。在低噪声或高功率状况下，电源去耦网络有必要依据这些瞬态电流需求精确地度身定制，不然，接地反弹和电源噪声将超出FPGA的限值。每种FPGA规划发生的瞬态电流不尽相同。本使用攻略介绍了一种全面的规划办法，适用于满意特定FPGA规划的单个需求的旁路网络。 这个进程的第一步便是查看FPGA的使用率，大致了解其瞬态电流要求。 接下来，保存地规划一个满意这些要求的去耦网络。第三步，经过模仿和批改电容数量和额定值，精密调整这个去耦网络。第四步，完结悉数规划；第五步，丈量规划。丈量包含使用示波器和频谱分析仪检测电源噪声。取决于测得成果，可能有必要再次重复元件挑选和模仿过程，以优化这个针对特定使用的PDS。第六步是可选过程，适用于要求完美的PDS的状况……
点击此处下载全文
