1 导言
跟着自动测验技能的不断发展，对程控沟通电源的功用也提出了新要求，不只需求功率大，精度高，并且要求输出规模宽，波形可恣意程控。这儿介绍了一种依据DSP+FPGA芯片技能的高精度程控沟通电源的完结办法，运用FPGA完结了恣意波形发生功用，并且取得了极高的输出精度和灵敏的输出波形操控，满意各种杂乱测验需求。
2 根本原理与计划
程控沟通电源原理框图如图1所示
沟通输入和整流滤波电路将输入电压经过整流滤波后为后续电路供给一个较纯洁的电压。偏置电路为一切电路供给偏置电压。
功率部分结构上选用两级改换，完结前后级之间阻隔，首要包含DC／DC改换和全桥逆变两部分。因为输出容量S=750 VA，为减小体积、进步功率，功率改换选用开关办法。考虑到输出电压和功率的规划要求，前后级均选用全桥拓扑。前级DC／DC运用高频变压器进行输入与输出的电气阻隔，一同，操控电路取样输出电压进行闭环操控，可得到安稳的直流输出。后级全桥逆变选用正弦脉宽调制(SPWM)技能，以恣意波形发生器的输出为参阅基准，依据等效面积原理，生成所需波形的等效PWM波。经过操控逆变电路中开关器材的通断，取得恒幅值的高频调制波形，经整形滤波后，得到需求的输出波形。运用恣意波形发生器，改动调制信号的频率和起伏，可完结输出的准确调理。
DSP+FPGA操控电路是程控沟通电源的中心，它完结了电源高精度实时操控和波形恣意发生的需求，完结了功率电路的PID操控和与相关外围电路的通讯。DSP+FPGA操控电路将输入和反应的幅值、频率、相位等信息处理后，生成所需SPWM信号，操控电源输出，而实践输出的幅值、频率等参数在DSP+FPGA操控电路中取样标定后，送回人机界面及相关接口电路，经过液晶显现器完结信息实时显现。
3 要害电路规划
3．1 恣意波形发生电路规划
程控沟通电源输出电压可编程的特性是经过参阅电压信号的可编程特性来完结的。为完结电源恣意波形输出，要求参阅电压信号可所以正弦波(频率、幅值可依据需求设定)，也可所以在正弦波上叠加谐波，还可所以恣意改动的动态信号波。可见，发生高精度可编程参阅电压信号的恣意波形发生器的规划是程控沟通电源规划中的要害环节。因为直接数字组成(DDS)技能在相对带宽、频率转化时刻、高分辨率、相位接连性、正交输出以及集成化等一系列功用指标方面远超过传统频率组成技能所能到达的水平，因而选用DDS技能规划恣意波形发生器，使输出具有极高的频率分辨率和快速输出转化才能，一同运用FPGA器材规划DDS电路，能够完结信号波形的多样化，并且便利牢靠，简略经济，体系易于扩展。DDS的结构有很多种，其根本电路原理可用图2来表明。
波形信号的发生由高功用的TMS320C31型DSP操控器完结。该操控器具有强壮的指令运算功用和数据处理才能，很简略完结各种操控算法及高速实时采样，可进步体系的作业功率。DDS电路选用FPGA规划，首要由3部分组成：①k和相位初始操控字A的接纳电路，由DSP经锁存器送到相位累加器；②相位累加器电路是整个DDS电路的中心，其精度和速度影响整个通道的功用。该电路选用VHDL言语规划。相位累加器接纳DSP发送的32位k和A，在时钟脉冲的作用下，以A为起点，接连进行k值相加，生成有规则的32位相位地址码，输出锁存器将每个相位地址码锁存，取其间高18位寻址波形存储器。在相位舍位条件下，因为相位累加器的输出为周期序列，易发生有规则的杂散噪声。为此，选用颤动注入技能，用18位的随机数与要舍去的低18位相加后，再去寻址波形存储器，这样就破坏了寻址序列的周期性，将有规则杂散重量变成随机的相位噪声，然后有用消除相位舍位引起的杂散噪声；③起伏操控字U的接纳、D／A转化和滤波电路。DSP将12位的U送入相应锁存器，与波形存储器中的数据一同送入D／A转化器，经低通滤波器得到所需模拟信号。
(1)频率可调规划
DDS体系选用5．5 MHz晶振，经128分频后发生42．968 75 kHz参阅时钟，因而，最小频率分辨率为42．968 75 kHz／232=10μHz。若要得到45Hz～1kHz步进10μHz的频率，则k值相应取值为：45Hz时，k=45Hz／10μHz=4．5×106；1kHz时，k=1kHz／10μHz=108。因而，k值取规模为4．5×106～108。
(2)相位可调规划
相位累加器是32位的，理论上相位分辨率可到达(1／232)x360°=8．38×10-8(°)。为完结相位分辨率为0．1°，则初始相位操控字为0．1／(8．38×10-8)=1193 046。若要顺次得到初始相位为0～359．9°，则初始相位值设定为1 193 046的0～3 599倍。将1 193 046以二进制办法存储于程序存储器，当接纳到相位设定值时，先将设定值乘以1 193 046，再转化为相位初始操控字。
(3)起伏可调规划
在起伏调理规划中选用了双D／A的规划办法。波形D／A为DAC1，起伏D／A为DAC2，DAC1用于把波形数据转化成模拟量，DAC2用于输出信号的起伏调理。因为DAC1的参阅电压由DAC2供给，因而可运用对DAC1参阅电压的操控来完结起伏的调理。规划中DAC2位数N选用12位，参阅电压UR取5 V。D1为DAC2的输入数据，D2为DAC1的输入数据，Uo为D／A转化器输出。由此可得：Uo=(URD1／2N)D2／2N。经过查表将数据D2读到起伏基准寄存器，可取得起伏规模0～5 V。经反应及改换电路后起伏规模为0～300V。
3．2 逆变电路规划
逆变电路选用SPWM办法。因为调制后的信号中除含有调制信号和高频率的载波频率及载波倍频邻近的频率重量外，简直不含其他谐波。因而，进步开关频率可消除逆变器的低次谐波，减小谐波损耗，但开关频率过高会使逆变器的开关损耗及电磁搅扰大幅添加，一同给DSP的运算及D／A转化带来压力。此外，死区时刻在脉宽中所占的份额过大也会形成占空比丢掉。因而，从开关器材的损耗、谐波失真度之间折中，选取开关频率为80 kHz。因为单极性调制发生的波形失真较大，这儿选用双极性调制技能。全桥的4个功率管都作业在较高的载波频率，同一桥臂的两个功率管互补导通，可得到较为抱负的输出波形。
为下降调制杂乱程度，选用异步办法SPWM技能完结频率输出的精细操控，坚持调制频率(即开关频率)fc固定不变，经过改动载波比N完结fo的改动。因为电源最高输出频率只需1 kHz，所以N较大，一周期内脉冲数较多，脉冲不对称发生的晦气影响较小。
规划中选用电压盯梢操控办法生成SPWM波形，可完结高精度输出。该办法具有高频滤波规划简略，输出谐波小的长处，其发生的差错在工程上可忽略不计。作业原理如下：选用闭环操控，将期望输出的波形作为指令信号U*，将实践波形作为反应信号U，经过两者的瞬时值比较来决议逆变电路各器材的通断，使实践的输出盯梢指令信号改动。在比较操控进程中，设置一个固定的时钟，以固定采样周期对指令信号和被控量采样，按差错的极性来操控开关器材通断。在时钟信号到来时刻，若UU*，令功率开关导通，使U增大；若U>U*，则令功率开关关断，使U减小。这样，各采样时刻的操控作用都使实践电压与指令电压的差错减小，只需N足够大，即可确保电压盯梢操控精度。考虑到功率器材的注册和关断都需求时刻，为避免上下臂直通形成短路，需设置必定的死区时刻。因而，实践电路作业时，考虑到功率器材的注册和关断时刻，调准则M=0．85。最大输出电压有用值为300 V，故前级电压输出应为：／0．85=500V。逆变电路要害参数规划进程如下：
(1)输出滤波器的规划
①滤波电感：最大纹波电流取满功率输出正弦电流峰值的30％，即。而纹波电流△i=[(ui-Uo)／L](D／fs)=(ui-uo)uo／(Lui)，其间ui为前级输出电压，D为占空比。由上式可知，当uo=0．5ui时，△i最大，故有：△Imax=ui／(4Lfs)，所以L=1．49 mH，取1．5 mH。
②滤波电容：滤波电感、电容一同构成低通滤波器。SPWM办法下，为滤除高次谐波成分，取滤波器到频率为开关频率的1／10，即(2πfs)／10，故C=0．26μF。为消除器材非抱负特性及死区等影响，%&&&&&%值需大一些，规划中取为1μF。
(2)陷波器的规划
为进一步下降谐波失真，在输出滤波器后侧设置了两级陷波器电路，电路如图3所示。
图中，L1与C1构成榜首级陷波器，用于滤除开关频率噪声，谐振频率取fs(80 kHz)，取C1=2μF，则L1=[1／(2πfs)2]／C1=2μH；L2与C2构成第二级陷波器，滤除开关频率二倍频噪声。谐振频率取为160 kHz，取C2=2μF，则L2=500 nH。
4 试验成果
在样机进步行了试验验证。额外输出功率750 VA，可完结频率改动规模45 Hz～1 kHz，频率分辨率为10 μHz，电压改动规模0～300 V。满载300 V正弦电压输出波形uo如图4所示。
图5示出动态改动时uo波形。图5a中uo由100 Hz／80 V逐步向250 Hz／200 V改动，图5b中uo在100Hz／240 V和200 Hz／120 V之间替换改动。
5 定论
试验成果表明，该计划较好地完结了杂乱测验对沟通电源的需求。选用先进的DDS技能，完结输出精度高、波形输出灵敏等功用，运用EDA办法，将完结恣意波形的DDS要害中心部分集成在FPGA芯片内，大大简化了电路，下降了本钱，进步了牢靠性。选用正弦调制技能，完结了输出功率大、谐波含量低一级功用。经过实践测验，取得了比较抱负的作用，完全符合规划要求。
