今日，大多数的CPLD（杂乱可编程逻辑器材）都选用可削减功耗的作业形式，但当体系未运用时，应彻底堵截电源以保存电池能量，然后完结许多设计者的终极节能方针。图1描绘了如安在一片CPLD 上添加几只分立元件，完结一个节约电池能量的体系断电电路。在本例中，运用的CPLD是Altera EPM570-T100。运用一只外接P沟道MOSFET Q1和一只世界整流器公司 的IRLML6302（或等效器材），构成IC1 CPLD的一个电源操控开关。CPLD和开关矩阵操控着MOSFET的栅极，当用户按下一个开关时，在Q1上施加开关的偏压。CPLD内带一个嵌入的计时器，用于监控开关和体系的作业。当体系处在一个特定的不作业周期内时，计时器会去掉 MOSFET 的栅极驱动，使CPLD以及连接到MOSFET上的其它元器材断电。
Q1的源极连接到电池的正极，其漏极连接到IC1的VCC(INT)、VCC(IO1)和VCC(IO2)电源脚和其它需求断电操控的元件。当电源断开时，一只1kΩ的上拉电阻R3将Q1的栅源电压坚持在0V，坚持其关断状况。当堵截IC1电源时，它经过CPLD的断电管脚树立一个对地的走漏途径。EPM570T100带有热插维护，可将任何用户可触摸器材的I/O脚限流在 300mA 以下。因而，即便在最差情况下，R3上发生的I/O脚电压也不会到达FET的0.7V最小栅极阈值导通电压。
按下任何开关都会经过开关的触点以及相应的二极管树立一个电流途径，因而在R3上发生约2.3V的栅源偏压，这个电压足以在约100ms时刻内使Q1导通，并为%&&&&&%1供电。当激活机械开关时，它们的最小导通时刻至少为3ms，而一个典型的操作员的按/放时刻至少要30ms。因为人的呼应时刻相对较慢，在操作者松开开关曾经，CPLD能够完结导通、复位内部电路，并将使Q1导通的断电管脚坚持在逻辑零状况。
除了用户设定的使用逻辑以外（图中未画），CPLD的电源操控逻辑添加了一对规范参数的库宏电路，它由Altera的Quartus II开发工具生成。内部的4.4MHz±25%振荡器Altufm_osc驱动一个模块化44 million LPM（库参数化模块）计数器。CPLD使用逻辑发生的逻辑低电平信号或封闭任何开关时都会使计数器复位。当复位计数器时，它的履行信号变低，驱动外接的断电管脚。当去掉复位时，反相的履行信号会重新开始 LPM 计数器的运转。
假如一切开关均为开，使用逻辑为不作业状况，则计数器在约10秒内计数到4400万，然后内部履行信号变高电平，关断计数器，并坚持履行信号为高电平。接下来，断电管脚向VCC爬高，当断电管脚电压到达2.3V时关断Q1。关断CPLD的电源会使断电管脚进入三态（或不连接）形式，而R3使Q1坚持关断。
用户能够运用契合JTAG规范的指令，用一根下载电缆连接到一个厂家界说的10脚插头上，对EPM570-T100进行装备。该进程需求在装备前、中、后按一个外接的开关，以确保CPLD能在装备进程中取得电源。能够经过改动计数器的模块，将不作业时刻设置为任何需求的值。尽管电源、地和JTAG信号都运用专用的器材管脚，但也能够将任何通用CPLD I/O脚设定为开关输入和断电输出。
假如你的使用需求一个按键开关矩阵，则能够用n个二极管搭成一个nxm开关，进行有用的上电检测（图2）。在本例中，一排排开关经过二极管D1~D4连接到MOSFET的栅极。电阻R8~R11为每行开关供给一个对地通路，并只在开封闭合时承载电流，使行输入为低电平，一起确保只耗费最小的电源电流。
当用户按压任一开关时，Q1的栅极为低电平，CPLD接通。在用户开释开关曾经，一个快速的CPLD上电例程，扫描开关阵列的各行和各排，以确认用户按下的是哪个开关。而且重置信号复位LPM计数器的不作业定时器。
