1 导言
跟着现代的图形收集技能发展迅速，各种依据ISA，PCI，USB1.1等总线的图形收集卡速度现已不能满意用户的需求，而选用 USB2.0今后就能够处理这个传输速度上的瓶颈，USB2.0的速度是480Mbits/s，完全能够满意图画收集、传输以及后续处理的要求。体系中选用 DSP+CPLD的硬件规划计划，选用现场可编程芯片 CPLD及两片 SRAM构成的图画收集和存储体系，能够依据不同的需求进行现场编程，具有通用性好、价格相对廉价，易于体系调试，晋级等特色。体系中 CPLD挑选的类型是 ALTERA公司的MAX7000系列低功耗芯片EPM7128A。片外大容量 SRAM是DSP与 CPLD的联络桥梁，体系规划也使用这座桥梁将 USB和 CPLD有机地联络起来。该体系的市场调查标明，适应于各种自动或被迫的监测场合，以及医疗、公安和工业检测傍边。 2 体系的硬件规划计划图画通讯体系包含以下四个部分，如图 1所示：
（1） 图画收集模块，由线阵 CCD、CCD 驱动信号增强电路、CPLD 和 A/D 组成，用于收集图画信号，并将模仿信号数字化，以便 DSP 处理。本体系选用是非高速线阵TH7814A，该 CCD 为双路输出，像敏单元尺寸7 ？m，最高驱动频率 50 MHz;CCD 驱动信号增强电路是为满意该 CCD 所需的 9 V 高速驱动而规划的;A/D 芯片选用 SAA7111A，它由双通道模仿预处理电路、自动钳位和增益操控、时钟发生电路、数字多规范译码器色度/饱和度/对比度操控电路、五颜六色空间矩阵和 27MHz数据处理通道七部分组成，并由 DSP模仿I 2C总线进行时序装备，以上器材同步驱动脉冲均由 CPLD 发生。
（2）图画信号的处理和操控模块，该模块由 DSP和两片 SRAM组成，完结了整个体系图画数据的处理和对各模块的集中操控与处理，DSP选用了 TI公司的通用 16位定点 DSP芯片 TMS320VC5409，其指令的处理速度到达 100MIPS，经过片内的锁相环倍频使 DSP内部作业在 100M的频率上，而外部的作业频率能够相对较低，这就降低了电路规划的要求，提高了作业的稳定性。该体系图画收集的一帧图画是 720×576象素，假如取五颜六色图画，每象素用 2个字节表明，每帧图画是 720×576×16=*Mb，分红奇数场和偶数场别离存储在两片 SRAM中，则每片的 SRAM存储 3.2Mb的图画数据，因而选用了 256K×1*M位的静态存储器（SRAM）。在图画处理范畴，一般只需求是非图画，能够只取图画的是非部分，每象素用 1个字节表明，每帧图画是 3.2Mb ，每片 SRAM存储 1.6Mb的图画数据。所选用的 EZ-USB芯片理论速率是 480Mbps，实践测得的速率是 320Mbps，因而图画收集卡每秒传输约 5帧五颜六色图画或 10帧是非图画。
（3）USB传输和操控模块，规划中选用的芯片是EZ-USB FX2系列的CY7C68013芯片，该芯片是针对 USB2.0的，而且和 USB1.0兼容，因为 USB2.0的速度能够到达480Mb/S，而且FX2本身具有EP2，EP4，EP6和EP8的4个大流量端点，CY7C68013能够完结从外部存储器高速的读取和写入数据。在图画的收集、存储和传输规划上，不再是奇数场存储在奇数SRAM，偶数场存储在偶数SRAM。最重要的改善是一帧图画在完结行延时和像素延时之后，当偶数场到来后，先把偶数场的一半存储在紧邻奇数场数据的奇数 SRAM中，然后再把余下的偶数场数据的一半存储在紧邻偶数场数据的偶数 SRAM中。CY7C68013具有 4个大容量端点，刚好满意了整个体系对实时性的要求。在 USB从两个 SRAM读取图画数据时，USB并不是从两个SRAM“乒乓”式的读取图画数据，而是充分地使用 USB2.0的速度特色，由 CPLD的时序调度来先读取奇数SRAM，然后读取偶数SRAM。
（4）体系接口以及终端图画复原和存储模块，体系中各个模块之间都需求经过接口来完结模块间通讯，因而接口的挑选是体系是确保体系通讯速度的要害。其间 CPLD 和 DSP 都具有很高的数据处理速度 ，怎么将这两个器材的处理速度和谐起来 ，会直接影响全体体系的运转速度 ，这就涉及到 CPLD怎么与 DSP接口的问题。要害是挑选 DSP的接口方法和装备CPLD的片内RAM。体系中DSP与 SDRAM 用EMIF 的方法接口。一起，CPLD内部的存储器首要是 Block RAM ，可用作双口 RAM ，正好可将 CPLD 模块中的成果缓冲器设为双口 RAM ，一端是输入 ，另一端则模仿为SDRAM 的接口。这样就将 CPLD 与 DSP 有机地衔接在一起。体系与终端的接口选用的是 480Mb/s的 USB2.0通用串行接口，用于发送和承受各种数据及操控信号。PC机端经过 USB接口承受数据，然后存储到终端硬盘上，进行图画的复原和处理。
体系作业流程：体系上电今后， DSP从外部 FLASH进行程序自举，将程序引导进入片内高速 RAM中运转。DSP对 SAA7111A，TL16C750（异步通讯芯片）进行初始化装备。初始化完毕后，DSP进入等候状况。当接纳到手动或是软件自动链路恳求时， DSP进行链路拨号。链路成功后， DSP经过 CLKX发生触发脉冲告诉 CPLD能够收集图画。从 CCD捕捉到的模仿视频信号经过SAA7111A的模数转化，由CPLD操控写入片外高速大容量SRAM贮存，直到一帧图画存储完毕， CPLD交出总线。然后 USB操控器 FX2从两片 SRAM中读取奇数场和偶数场的图画数据。一帧图画收集完毕后，CPLD置高 HOLD，一起发生中止，告诉 DSP。DSP回收总线，进行图画传输。图画收集部分的 TOKEN信号外接 LED，LED的亮、灭状况能够直观地显现体系进程阶段。
3 体系程序规划
3.1 DSP操控程序规划
DSP硬件操控程序用来办理硬件各部分作业方法及指定数据流向和安排方法 ， 从 DSP履行的表里影响首要能够分为内部的算法操作，和对外部的操控操作两个部分。其间外部的联络首要是两个方面：一个是和CPLD操控通道的相互交流;一个是和DSP与CPLD数据交流存储器进行数据交流。体系的 DSP部分的软件编写选用模块化编程，主程序只是在循环检测按键状况，假如需求就调用需求的功用模块函数，其主函数中的
部分代码如下：
While （1） { order num=scan key（）：//扫描按键 switch （order num）
{ case collection order://图画收集指令 image_collection（）;//图画收集
image_process（）;//图画处理
image_save（）;//图画保存 case usb_transfer://USB传输数据指令 set usb_transfer（）;//调用相应模块 default：; }}
3.2 CPLD操控程序规划
CPLD的作用是发生 CCD、A/D及 DSP视频端口的同步驱动脉冲。每次采样时， CPLD将从 SAA7111A接纳到一帧图画数据保存到 SRAM中，此刻 DSP等候;采样完毕后， DSP与 CPLD进行总线切换，别离衔接到与前次不同的 SRAM上，DSP开端读取数据，CPLD开端收集数据。每逢 DSP和 CPLD 都完结各自的使命时，就进行总线切换 ，交流衔接的 SRAM。此过程中由 CPLD操控程序的流程如图 2所示。
3.3 USB的固件程序及驱动程序
固件程序在该体系中其首要功用是完结 USB芯片的初始化和装备;操控 USB芯片接纳并处理 USB驱动程序恳求;操控芯片接纳操控程序的操控指令。固件程序首要初始化一切的内部状况变量，调用用户初始化函数 TD-Init（），初始化 USB总线设备接口为非装备状况，并翻开中止。当完结上面的使命后，固件程序就开端从头枚举设备直到在端点收到 SETUP包停止。一旦 CY7C68013收到 SETUP包，固件程序就开端进行使命分配。固件程序流程图如图 3所示。
3.4 主机使用使用程序
在 PC机端，用 Visual C++ 6.0编写客户使用程序，使用程序经过 USB接纳原始的奇数场和偶数场图画数据，待接纳完奇数场和偶数场图画数据后，使用程序把它们组成完好的一帧图画，而且把该帧图画数据存储到硬盘上，然后把这帧图画转化成 BMP格局的图画存储在硬盘上，一起以 BMP的方式显现图画。
4 定论
从整体来看，该体系以嵌入式设备为中心渠道，在此渠道上完结了机器视觉、图画实时收集、数据传输 3个子体系的无缝衔接集成开发。使得本体系只需较少的本钱，具有监测终端，就能完结自动智能监测、用户长途现场监控等功用。此外，本体系可针对不同需求，在增加各类相应的传感器后，将可运用到包含消防、车辆防盗以及工业操控等许多有用范畴。
