光纤陀螺是激光陀螺的一种，是惯性技能和光电子技能紧密结合的产品。它使用Sagnac干与效应，用光纤构成环形光路，并检测出随光纤环的滚动而发生的两路超辐射光束之间的相位差，由此核算出光纤环旋转的角速度。光纤陀螺仪首要由两个部分组成。伺服于表头的调制解调电路依据输入的电信号，通过相应的改换后构成反应信号送至表头的相位调制器中。在实践的使用过程中，相应的调制解调电路应该依据温度、振荡等状况做出相应的改动，才干最大极限地确保陀螺的精度要求。本文规划了一种依据FPGA的测验体系，模仿光纤陀螺仪的表头，并检测调制解调电路的功用。
模仿表头的基本原理及结构
表头的首要功用是将Sagnac效应发生的光程差所引起的相位改变通过回路耦合器转化为光功率的改变，再通过勘探器勘探后以电信号的方式输出至调制解调电路中。数字闭环光纤陀螺仪体系结构见图1。从调制解调电路中采样来的原始参数值，通过模仿表头内数字信号处理，可将输入调制解调电路的实践表头信号复原出来。得到初始复原值之后，通过在模仿表头中进行修正、加载不同类型的参数值，然后检测调制解调电路中相应的功用指标。
图1 数字闭环光纤陀螺仪体系结构图
本文所规划的模仿表头体系遵从了一般数字闭环光纤陀螺体系的基本原理，在体系结构上发生了改变。调制解调电路在本体系中处于被迫位置，而表头作为体系的主体。一起，用一个自主规划的电路体系替代了光纤陀螺仪的表头部分。模仿表头及其测验体系的结构如图2所示。
图2 模仿表头及其测验体系框图
图中，PC上位机的作业十分重要，它不只操控调制解调电路和模仿表头体系的协同作业，并且要将所收集来的数据进行剖析收拾，并完结要害的软件编写和植入作业。
模仿表头体系的硬件规划
依据理论剖析，本文规划出依据FPGA的模仿表头硬件体系，如图3所示。
图3 依据FPGA的光纤陀螺模仿表头硬件衔接图
在这个闭环体系中，需求收集的首要信号是调制解调电路中的相位反应信号。依据反应信号的特色，选用运算量不大但处理速度快的FPGA作为信号处理的首要器材。在本方案中，考虑到本钱和实践运算量，选取XC3S100E FPGA芯片。
本体系选用±5V稳压直流电源供电。通过核算，本体系的功耗在5W以下，故直流电源的输出电流需到达1A。依据FPGA及其外围电路的供电要求，需求设置三个DC/DC模块：别离是5V转3.3V，5V转2.5V和3.3V转1.2V。别离挑选了MAX651、ADP3333和LTC3406用于电压转化。别的，3.3V电源还用作驱动ADC、数码管、运算扩大器等器材。
XC3S100E芯片具有较好的性价比，它具有2160个逻辑单元，100000个体系门资源，最大的I/O口数目是108。对本体系来说，完全能满意16位输入/输出、数码管指示灯等显现模块、与上位机通讯以及其他操控信号的接口需求。体系中别的装备了一块和FPGA相匹配的EPROM-XCF01S，用来供给逻辑芯片在开机后方针程序的加载。
A/D和D/A转化别离选用AD7671和AD768两款芯片。AD7671具有最高可达1MSPS的采样速率，逐次迫临型高速高精度，并行传输的模数转化器，并能到达16bit的分辩率，并且无失码，最大积分非线性差错（INL）仅为±2.5LSB，可以很好地满意本体系要求。AD768是一款具有16位精度，最高可达40MSPS采样速率的高速DAC。它的呼应时刻十分短，转化速度快并与高速的ADC有很强的适配才能。
在提取初始参数时，考虑到陀螺信号比较弱，在A/D转化之前的规划选用了弱信号检测办法，对信号进行滤波、整形并扩大，在最大极限确保无失真的前提下将原始信号提取出来，并转化为ADC可以分辩的信号输出。
模仿表头体系的软件规划
依据闭环光纤陀螺仪表头的基本原理，实践表头输出的信号为周期稳定的梳状波。波形中奇偶周期的电压差值表明表头光纤环中两束光的光程差所对应的电信号量。调制解调电路发生的用于反应的阶梯波作为实践表头的输入。因而，模仿表头软件要处理的问题有两个：一个是发生一个标志光程差（依据光程差就能核算出角速度ω）的随机数X，一个是使用调制解调电路送来的阶梯波进行核算，提取阶梯值S及其周期。
中心算法的软件规划流程如图4所示。
图4 模仿表头中心算法的软件流程图
在流程图中，模块A用于判别阶梯值的正负。依据实践解调电路特性，反应信号是通过对解调电路发生的阶梯值累加，再经方波调制得到的，累加过程中选用了凹凸复位操作。因而，在对阶梯波采样值作进一步处理前，有必要判别阶梯值正负。这儿通过设置计数器，对同周期相邻采样值进行屡次作差比较来判别其正负，避免了凹凸复位操作引起的前后采样值骤变对判别成果的影响。
模块B是凹凸复位判别和补偿模块。该模块通过比较同周期前后采样值的巨细来完成复位点判别，然后对通过复位的采样值进行相应的补偿操作。
在Xilinx ISE8.2的平台上，对Verilog HDL编写的模仿表头作了功用仿真。选用常用的ModelSim SE 6.2对Testbench模块进行仿真，用以检测程序规划中核算和逻辑的正确性。仿真模块设置主时钟MCLK周期为10ns，凹凸电平持续时刻相同。每隔50个时钟周期进行一次采样，累加16个采样值求一次阶梯。仿真时刻设置为35000ns，RSTB为主复位信号，ADBUSY与ADCNVST为ADC操控信号，CLOCK为DAC操控信号。
本方案对随机数X和输入INDATA在几种极限状况下的仿真成果进行了验证，用以检测表头程序规划的正确性。
结语
依据以上的软硬件规划，可规划出可以模仿光纤陀螺仪表头行为的模仿表头体系。测验时，将实践的光纤陀螺仪表头和调制解调电路与规划电路体系对接，就能得到所希望的波形和数据。将模仿表头的随机输入数（代表角速度ω）与被检测的调制解调电路输出作比照，可有用查验出被测调制解调电路的功用。
