数字器材正朝着高速、低耗、小体积、高抗搅扰性的方向开展，这一开展趋势对印刷电路板的规划提出了许多新要求。作者依据多年在硬件规划作业中的经历，总结一些高频布线的技巧，供我们参阅。
(1)高频电路往往集成度较高，布线密度大，选用多层板既是布线所有必要的，也是下降搅扰的有用手法。
(2)高速电路器材管脚间的引线弯折越少越好。高频电路布线的引线最好选用全直线，需求转机，可用45°折线或圆弧转机，满意这一要求能够削减高频信号对外的发射和彼此间的耦合。
(3)高频电路器材管脚间的引线越短越好。
(4)高频电路器材管脚间的引线层间替换越少越好。所谓“引线的层间替换越少越好”是指元件衔接进程中所用的过孔(Via)越少越好，据测，一个过孔可带来约0.5 pF的散布电容，削减过孔数能明显进步速度。
(5)高频电路布线要留意信号线近间隔平行走线所引进的“穿插搅扰”，若无法防止平行散布，可在平行信号线的不和安置大面积“地”来大幅度削减搅扰。同一层内的平行走线简直无法防止，可是在相邻的两个层，走线的方向必须取为彼此笔直。
(6)对特别重要的信号线或部分单元施行地线围住的办法，即制造所选方针的外轮廓线。运用此功用，能够自动地对所选定的重要信号线进行所谓的“包地”处理，当然，把此功用用于时钟等单元部分进行包地处理对高速体系也将十分有利。
(7)各类信号走线不能构成环路，地线也不能构成电流环路。
(8)每个集成电路块的邻近应设置一个高频去耦电容。
(9)模仿地线、数字地线等接往公共地线时要用高频扼流环节。在实践安装高频扼流环节时用的往往是中心孔穿有导线的高频铁氧体磁珠，在电路原理图上对它一般不予表达，由此构成的网络表(netlist)就不包含这类元件，布线时就会因此而疏忽它的存在。针对此实践，可在原理图中把它作为电感，在PCB元件库中独自为它界说一个元件封装，布线前把它手艺移动到接近公共地线集合点的适宜方位上。
(10)模仿电路与数字电路应分隔安置，独立布线后应单点衔接电源和地，防止彼此搅扰。
(11)DSP、片外程序存储器和数据存储器接入电源前， 应加滤波电容并使其尽量接近芯片电源引脚，以滤除电源噪声。别的，在DSP与片外程序存储器和数据存储器等要害部分周围主张屏蔽，可削减外界搅扰。
(12)片外程序存储器和数据存储器应尽量接近DSP芯片放置， 一起要合理布局， 使数据线和地址线长短根本保持一致，特别当体系中有多片存储器时要考虑时钟线到各存储器的时钟输入间隔持平或能够加独自的可编程时钟驱动芯片。关于DSP体系而言，应挑选存取速度与DSP相仿的外部存储器，否则DSP的高速处理才能将不能充分发挥。DSP指令周期为纳秒级，因此DSP硬件体系中最易呈现的问题是高频搅扰，因此在制造DSP硬件体系的印制电路板(PCB)时，应特别留意对地址线和数据线等重要信号线的布线要做到正确合理。布线时尽量使高频线短而粗，且远离易受搅扰的信号线，如模仿信号线等。当DSP周围电路较杂乱时，主张将DSP及其时钟电路、复位电路、片外程序存储器、数据存储器制造成最小体系，以削减搅扰。
(13)当本着以上准则，娴熟规划东西的运用技巧今后，经过手艺布线完结后，高频电路为了进步体系的靠性和可生产性，一般都需求运用高档的PCB仿真软件进行仿真。
限于篇幅本文不对具体的仿真做具体介绍，但给我们的主张是假如有条件必定要对体系做仿真，这儿给对几个根本的概念。
给我们做一个根本的阐明。
什么是电磁搅扰(EMI)和电磁兼容性(EMC)?
电磁搅扰(Electromagnetic InteRFerence)有传导搅扰和辐射搅扰两种。传导搅扰是指经过导电介质把一个电网络上的信号耦合(搅扰)到另一个电网络。辐射搅扰是指搅扰源经过空间把其信号耦合(搅扰)到另一个电网络。在高速PCB及体系规划中，高频信号线、集成电路的引脚、各类接插件等都或许成为具有天线特性的辐射搅扰源，能发射电磁波并影响其他体系或本体系内其他子体系的正常作业。
什么是信号完好性(signal integrity)?
信号完好性是指信号在信号线上的质量。信号具有杰出的信号完好性是指当在需求的时分，具有所必需抵达的电压电平数值。差的信号完好性不是由某一单一要素导致的，而是板级规划中多种要素一起引起的。首要的信号完好性问题包含反射、振动、地弹、串扰等。
什么是反射(reflection)?
反射便是在传输线上的回波。信号功率(电压和电流)的一部分传输到线上并抵达负载处，可是有一部分被反射了。假如源端与负载端具有相同的阻抗，反射就不会产生了。源端与负载端阻抗不匹配会引起线上反射，负载将一部分电压反射回源端。假如负载阻抗小于源阻抗，反射电压为负，反之，假如负载阻抗大于源阻抗，反射电压为正。布线的几许形状、不正确的线端接、经过衔接器的传输及电源平面的不接连等要素的改动均会导致此类反射。
什么是串扰(crosstalk)?
串扰是两条信号线之间的耦合，信号线之间的互感和互容引起线上的噪声。容性耦合引发耦合电流，而理性耦合引发耦合电压。PCB板层的参数、信号线距离、驱动端和接纳端的电气特性及线端接办法对串扰都有必定的影响。
什么是过冲(overshoot)和下冲(undershoot)?
过冲便是第一个峰值或谷值超越设定电压——关于上升沿是指最高电压而关于下降沿是指最低电压。下冲是指下一个谷值或峰值。过火的过冲能够引起维护二极管作业，导致过早地失效。过火的下冲能够引起假的时钟或数据过错(误操作)。
什么是振动(ringing)和 盘绕振动(rounding)?
振动的现象是重复呈现过冲和下冲。信号的振动和盘绕振动由线上过度的电感和电容引起，振动归于欠阻尼状况而盘绕振动归于过阻尼状况。信号完好性问题一般产生在周期信号中，如时钟等，振动和盘绕振动同反射相同也是由多种要素引起的，振动能够经过恰当的端接予以减小，可是不或许彻底消除。
什么是地电平面反弹噪声和回流噪声?
在电路中有大的电流涌动时会引起地平面反弹噪声(简称为地弹)，如很多芯片的输出一起敞开时，将有一个较大的瞬态电流在芯片与板的电源平面流过，芯片封装与电源平面的电感和电阻会引发电源噪声，这样会在真实的地平面(0V)上产生电压的动摇和改动，这个噪声会影响其他元器材的动作。负载电容的增大、负载电阻的减小、地电感的增大、一起开关器材数目的添加均会导致地弹的增大。
因为地电平面(包含电源和地)切割，例如地层被切割为数字地、模仿地、屏蔽地等，当数字信号走到模仿地线区域时，就会产生地平面回流噪声。相同电源层也或许会被切割为2.5V，3.3V，5V等。所以在多电压PCB规划中，地电平面的反弹噪声和回流噪声需求特别关怀。
在时域(time domain)和频域(frequency domain)之间有什么不同?
时域(time domain)是以时刻为基准的电压或电流的改动的进程，能够用示波器调查到。它一般用于找出管脚到管脚的延时(delays)、偏移(skew)、过冲(overshoot)、下冲(undershoot)以及树立时刻(settling times)。
频域(frequency domain)是以频率为基准的电压或电流的改动的进程，能够用频谱剖析仪调查到。它一般用于波形与FCC和其他EMI操控约束之间的比较。
什么是阻抗(impedance)?
阻抗是传输线上输入电压对输入电流的比值(Z0=V/I)。当一个源送出一个信号到线上，它将阻止它驱动，直到2*TD时，源并没有看到它的改动，在这儿TD是线的延时(delay)。
什么是树立时刻(settling time)?
树立时刻便是关于一个振动的信号安稳到指定的最终值所需求的时刻。
什么是管脚到管脚(pin-to-pin)的延时(delay)?
管脚到管脚延时是指在驱动器端状况的改动到接纳器端状况的改动之间的时刻。这些改动一般产生在给定电压的50%，最小延时产生在当输出第一个跳过给定的阈值(threshold)，最大延时产生在当输出最终一个跳过电压阈值(threshold)，丈量所有这些状况。
什么是偏移(skew)?
信号的偏移是关于同一个网络抵达不同的接纳器端之间的时刻误差。偏移还被用于在逻辑门上时钟和数据抵达的时刻误差。
什么是斜率(slew rate)?
Slew rate便是边缘斜率(一个信号的电压有关的时刻改动的比率)。I/O 的技术规范 (如PCI)状况在两个电压之间，这便是斜率(slew rate)，它是能够丈量的。
什么是静态线(quiescent line)?
在当时的时钟周期内它不呈现切换。别的也被称为 stuck-at 线或static线。串扰(Crosstalk)能够引起一个静态线在时钟周期内呈现切换。
什么是假时钟(false clocking)?
假时钟是指时钟跳过阈值(threshold)无意识地改动了状况(有时在VIL 或VIH之间)。一般因为过火的下冲(undershoot)或串扰(crosstalk)引起。
什么是IBIS模型?
IBIS(Input/Output Buffer Information Specification)模型是一种根据V/I曲线的对I/O BUFFER快速精确建模的办法，是反映芯片驱动和接纳电气特性的一种国际规范，它供给一种规范的文件格局来记载如驱动源输出阻抗、上升/下降时刻及输入负载等参数，十分合适做振动和串扰等高频效应的核算与仿真。
IBIS自身仅仅一种文件格局，它阐明在一规范的IBIS文件中怎么记载一个芯片的驱动器和接纳器的不同参数，但并不阐明这些被记载的参数怎么运用，这些参数需求由运用IBIS模型的仿真东西来读取。欲运用IBIS进行实践的仿真，需求先完结以下四件作业。
(1)获取有关芯片驱动器和接纳器的原始信息源;
(2)获取一种将原始数据转化为IBIS格局的办法;
(3)供给用于仿真的可被核算机辨认的布局布线信息;
(4)供给一种能够读取IBIS和布局布线格局并能够进 行剖析核算的软件东西。
IBIS是一种简略直观的文件格局，很合适用于类似于Spice(但不是Spice，因为IBIS文件格局不能直接被Spice东西读取)的电路仿真东西。它供给驱动器和接纳器的行为描绘，但不走漏电路内部结构的知识产权细节。换句话说，销售商能够用IBIS模型来阐明它们最新的门级规划作业，而不会给其竞争对手泄漏过多的产品信息。而且，因为IBIS是一个简略的模型，作为简略的带负载仿真时，比相应的全Spice三极管级模型仿真要节约10～15倍的核算量。
IBIS供给两条完好的V-I曲线别离代表驱动器为高电平和低电平状况，以及在确认的转化速度下状况转化的曲线。V-I曲线的效果在于为IBIS供给维护二极管、TTL图腾柱驱动源和射极跟从输出等非线性效应的建模才能。
什么是SPICE模型?
SPICE是Simulation Program with Integrated Circuit Emphasis的缩写。
硬件调试技巧
硬件调试时应该留意的一些问题。如在硬件调试前，应先对电路板进行详尽的查看，调查有无短路或断路状况(因为DSP的PCB板布线一般较密、较细，这种状况产生的概率仍是比较高的)。加电后，使用手感觉是否有些芯片特别热。假如发现有些芯片烫得凶猛，需当即掉电从头查看电路。扫除毛病后，接着就应查看晶体是否振动，复位是否正确牢靠。然后用示波器查看DSP的CLK-OUT1和CLK-OUT2引脚的信号是否正常，若正常则标明DSP自身作业根本正常。
(1)保证电源的安稳牢靠
在DSP硬件体系调试前，应保证给试验板供电的电源有杰出的恒压恒流特性。特别要留意的是，DSP的进口电压应保持在5.0V±0.05V。 电压过低，则经过JTAG接口向Flash写入程序时，会呈现过错提示;电压过高，则会损坏DSP芯片。
(2)运用仿真软件扫除硬件毛病
在完结对电路板的查看后，就可经过仿真软件来调试程序。因为仿真时，程序代码下载到方针体系中的片外程序存储器，因此经过仿真软件能够比较容易地查看出一些硬件毛病。在上电后，若仿真软件调试窗口一直无法调入程序，则有两种或许：① DSP芯片引脚存在断路或短路现象;②DSP 芯片损坏。倘若是第一次运用仿真软件调试程序，此刻应对试验板断电，仔细查看DSP芯片各引脚的焊接状况。假如软件调试窗口曾正确调入程序，则或许是DSP芯片损坏。此刻，可经过检测试验板的整板阻抗进一步判别DSP芯片是否受损。若整板阻抗急剧下降，可将给DSP芯片供电的电源线切断，检测DSP芯片的电阻。
假如软件调试窗口可调入程序，但调入的程序部分犯错，如对片外程序存储器或数据存储器操作的代码变成.word xxxx，此刻或许是片外程序存储器或数据存储器呈现毛病。应仔细查看存储器是否存在短路或虚焊，若不存在则应进一步判别存储器是否受损。
