在进行比较复杂的板子规划的时分，你有必要进行一些规划权衡。由于这些权衡，那么就存在一些要素会影响到PCB的电源分配网络的规划。
当电容装置在PCB板上时，就会存在一个额定的回路电感，这个电感就与电容的装置有联络。回路电感值的巨细是依赖于规划的。回路电感的巨细取决于电容到过孔的这段线的线宽和线长，走线的长度即衔接电容和电源/地平面长度，两个孔间的间隔，孔的直径，电容的焊盘，等等。如图1所示为各种电容的装置图形。
图1 最佳的和最差的电容布局
减小电容回路电感的规划关键：
■孔要放在离电容尽或许近的当地。减小电源/地的孔间隔。假如能够，用多对电源/地孔并联在一起。比如电流极性相反的两个孔放置的尽量近，电流极性相同的孔放置的尽量远。
■用短而宽的走线来衔接孔和电容引脚。
■把电容摆放在PCB的外表(顶层和底层)尽量挨近他们相应的电源/地平面。这样能减小孔之间的间隔。在电源/地之间用薄的电解质。
接下来是三种不同状况的规划，关于电容的装置和传达电感。图2表明的是各种规划状况对回路电感量的引进状况。
图2 规划状况
状况1-差的规划
■规划人员不重视电源分配网络(PDN)的规划。
■孔的间隔没有优化。
■电源和地平面间的间隔没有优化。
■孔到电容引脚之间的走线间隔较长。
关于整个回路电感巨细来讲，回路电感首要来自所布的线，由于与其它两种状况比较，差的规划时的线长是它们(好的规划和十分好的规划)的5倍。从装置电容的底层到最近平面的间隔也是回路电感巨细的首要要素。由于这是没有优化的(10mil)，走线对整个回路电感巨细的影响是十分大的。相同，由于规划人员在电源和地之间用了10mil的电介质资料，那么回路电感的非必需求素来自传达电感。过孔间的间隔没有优化的作用相关于小孔的长度就没有那么的明显。孔的影响在比较长的过孔时会变得更大。
状况2-好的规划
■规划人员重视了部分电源分配网络(PDN)的规划。
■孔的间隔有所改进。孔的长度坚持不变。
■电源和地平面间的间隔有所改进。
■过孔到电容引脚之间的走线间隔经过了优化。
走线的回路电感仍然仍是整个回路电感的首要贡献者。可是，好的规划的走线回路电感要比差的规划状况的的走线回路电感小2.7倍左右。由于规划人员减小了电介质的厚度，从10mil减小到了5mil，传达电感减小了一半。由于减小了过孔间的间隔，过孔的影响有了一点点改进。
状况3-十分好的规划
■规划人员十分重视PDN的规划。
■孔的间隔和长度都有改进。
■电源和地之间的间隔也进行了充沛的优化。
■ 过孔到电容引脚之间的走线间隔经过了优化。
十分好的规划的走线的电感比差的规划的走线电感要小大约7.65倍。由于削减了走线长度，在PCB板上削减了从电容装置的底层外表到最近的平面层的厚度，这就到达了意图。由于规划人员现已优化了电源和地之间的电解质层厚度，传达电感就会大大的减小。由于孔间隔和孔长度大大的减小，那么过孔的回路电感也得到了明显改进。比较差的规划，由于7个首要要素的其间之一削减，十分好的规划状况的总回路电感就被削减了。.
在PCB板上，额定的过孔回路电感经过装置电容被引进，这样就下降电容的谐振频率。当你在规划电源分配网络(PDN)时，有必要要考虑到这个要素。在高频规划的时分，减小回路电感是下降阻抗的仅有能看得见的办法。
关于给定的电源，比较较十分好的规划和差的规划状况，PDN东西发生的陈述显现十分好的规划的PCB截止频率会更高。这或许与预期的成果是相反的，由于相关于对低截止频率的去耦，对较高截止频率的去耦需求更多的电容。
关于十分好的规划的状况，较高的截止频率意味着能对较高频率进行去耦。摆放在PCB板上的电容对噪声直到一个较高频都有去耦作用。
关于差的规划的状况，对超越较低截止频率的PCB板不能去耦。任何额定的电容添加，即添加超越截止频率的去耦电容只能添加BOM本钱而对去耦作用没有任何影响。相关于十分好的规划，关于差的这种规划状况，其电源分配网络的规划关于某一特定频率的噪声更简单受到影响
作为别的一个比如，假定一块20层的PCB板总共有115mil的厚度。电源层在第3层。从榜首层(FPGA在的这一层)到第3层的厚度有12mil。那么从底层到第3层的厚度便是103mil。电源和地层被3mil后的电介质分脱离。关于这种轨道的BGA孔的电感巨细为5nH(关于这种电源轨道5对孔)。为了应对榜首层比较严密的布局布线区域，与之相关联的去耦电容都装置在底层。由于这样装置会有很长的过孔，这种权衡规划导致了很高的电容装置电感值。经过充沛优化后，0402封装的电容在底层的装置电感是2.3nH，而相同的电容放在榜首层的装置电感是0.57nH。
为了改进这种给轨道的PDN作用，你能够把一些高频电容放置在榜首层，一起把中频和bulk电容仍是放在本来的方位上即底层。这种电路规划对PDN是截止的处理办法，由于高频电容是在截止频率以下作为榜首呼应的电容。电容的作用依赖于总的回路电感(电容的装置电感+传达电感+BGA孔的电感)与FPGA。你能够把高频电容放在榜首层并离FPGA略微远一点点的当地。电容放在FPGA breakout区域外的传达电感是0.2nH。相关于本来放置在底层的办法，这种新的放置办法仍是有利的，由于总的回路电感(0.57nH+0.2nH+0.05nH=0.82nH)比放置在底层的时分的总电感要小。
PCB板的传达电感是与规划是相关，电源和地平面间的介质中它是均匀存在的。3mil厚度或许更薄的厚度是最佳的减小平面传达电感的规划。你能够依据如下的规划辅导来提高PDN的功能。
如下的是关于次序重要性的规划辅导，从榜首层到底层—在榜首层的规划辅导是最重要的。
■减小电源和地层间电介质厚度。当规划板子的叠层时，确认电源、层和其他的层。举一个比如，如叠层PWR1 – GND1 – SIG1 – SIG2- GND2 – PWR2要优于PWR1 – SIG1 – GND1 – SIG2 – GND2 – PWR2这种叠层。第二种状况的成果是没有对电源和地之间的间隔优化的规划。这样的设置会导致大电容传达电感在PWR1/GND1之间比在PWR2/GND2之间的电感大。你能够在电源和地平面之间找到一种典型的3mil的电介质厚度而不添加额定的本钱。关于额定的功能改进，考虑比3mil更薄的电介质厚度。可是，这会导致PCB的本钱上升。
■当选定电容的时分，挑选多个电容值，而不是挑选一个相同值的大电容来到达方针阻抗。在PDN中，阻抗的峰值是由谐振反响构成的。高ESR在谐振频率点能按捺谐振，因而削减阻抗峰值的高度。在电容的谐振频率处和阻抗峰值处，用一些电容值相同的电容能截止的削减ESR。
在一个很宽的频率规模内，挑选多种电容值的电容品种，能保持一个相对高的ESR。
■挑选放置高频电容的方位，以削减整个回路电感。整个电感是由电容的ESL、装置电感、传达电感和BGA的过孔电感组成的。在放置电容时优先放置高频电容，其次是中频和低频电容。
■当在切割平面时，保证平面的形状成恰当的方形。防止细长的平面形状，由于这样做会约束电流的巨细和添加平面的传达电感。
■中频和低频的电容关于怎么放置没有那么的灵敏。能够把他们放在离FPGA略微远一点的当地。
权衡多路规划的状况
在一块有多路外设的PCB板上，你的规划就不能再同享一个供电电源。这或许需求你经过你的规划去履行DDR的电源接口，联合各种I/O口的电源轨道，或许联合各种接纳端的电源轨道以削减PCB的BOM本钱和PCB的布局复杂度。
电源轨道同享添加了PDN的复杂度，一起在PCB上和die的方位处也添加了许多的噪声。关于多路的状况，规划电源的分配处理办法首要有两步：
1 低频处理办法
2 高频处理办法
在十分低频的时分，榜首步保证VRM的巨细是否合适处理各种电流的需求。
低频去耦必定要考虑清楚各种组合电源供电电流的状况。Bulk电容必定要挑选能掩盖方针阻抗所掩盖的频段。做到准确的知道频率规模是有困难的，由于这有一个区域超越了阻抗曲线，这是在die上给定的电源区域，树立在自己的最大电流耗费上，而不是与其它路电流相关联的由同一个供电电源供电组合的电流耗费。关于规划，bulk电容去耦的频率规模估量是从DC到大约5~10MHz。
在同享多路电源的时分，经过PDN东西依照类似的办法运用这种规划办法，可是引荐你在最高的截止频率点去耦。关于单一和同享多路电源的去耦，这是成功完成单一PDN办法规划的流程。这种办法是合适于与电源路之间与类似电流要求的电源路规划的。可是，关于这种办法这有几个破例。
这个比如是电源同享在中心电源供电(Vcc)和PCI Express hard IP Block(VccHIP)电源供电。破例的原因是：
■VCC的电流会比VCCHIP的大许多。
■比照VCC和VCCHIP，VCC的BGA的过孔电感会比VCCHIP低许多。
■比照VCC和VCCHIP，VCC的截止频率会比VCCHIP低许多。
因而，关于电源规划状况，在BGA过孔处运用最高截止频率去耦是不适用的。如图3所示的是VCC、VCCHIP电源路组合阻抗曲线不契合方针阻抗的状况，相当于不契合VCCHIP的截止频率去耦。这是由于去耦电容作用被约束了
图3 VCCHIP的截止频率阻抗曲线
依照曾经的解说，高频的噪声在电源轨道中，首要是由于自己的瞬态电流发生的。关于同享电路最高截止频率的去耦规划辅导书是依据整个瞬态电流的阻抗核算，这是“过规划”的要求。
图4 更改电源路的同享状况
在这种状况下，你有必要依据PCB去耦项目用整个瞬态电流来核算方针阻抗曲线，相当于电源路截止频率的最大的电流耗费。在VCC和VCCHIP电源路同享的比如中，你有必要用VCC电源路的截止频率。如图3-A所示为中心电源去耦的截止频率的组合电源路的阻抗曲线。关于中心电源，用沿着BGA的球或许过孔的(VCC+VCCHIP)的总电流得到阻抗曲线。那么你能够查看核对成果是否契合单个电源规划辅导的方针阻抗。
依据相同的去耦项目如图4-A相同，如图4-B所示为VCCHIP电源的阻抗曲线。可是，当得到这条曲线时，只要关于VCCHIP需求考虑电流耗费和BGA过孔数。如图4-B所示，直到VCCHIP电源的截止频率，VCCHIP的阻抗曲线都到达了方针阻抗。
终究的去耦项目有必要到达各自方针阻抗的频率。假如存在一些特别的违背规划方针的状况，能够尽量小的调整以优化去耦项目。
遇到类似的状况，能够依据VCC和VCCHIP的比如对任何供电电源组合进行优化。
在一块PCB板上，当有多个FPGA需求从同一个电源供电时，你能够运用类似的办法来应对这种状况。关于规划低频处理方案必定要用芯片的总电流耗费，关于高频处理方案规划，必定要用其间一个芯片的电流耗费。你能够运用相同数意图电容给其他芯片在高频状况时去耦。
当与场剖析东西得到的处理方案比较较，假如两个FPGA芯片之间的空间比较小，高频方或许导致轻度的过规划，由于场剖析东西是考虑了板子的布局状况的。这或许是由于芯片之间比较挨近，几乎没有电容能够截止地满意两个芯片的方位的要求。这也取决于从FPGA芯片端看到的电容的截止回路电感。
一个常用的规划权衡是树立一个独立的电源平面，和从一个供电电源给不同的电源网路供电，运用滤波器来供应洁净的电源给电源网路。大多数状况下滤波器是磁珠，衔接在板子上的两个电源之间。作为规则是，你能够依照如下规划辅导，给一个电源网络供给洁净的电源。
■当磁珠连着两个电源网络的时分，保证装置电感是最小的。
■依据如下所列的特性挑选磁珠，保证电源电路的电流耗费要小于磁珠的额定电流。
■封装尺度(0603，0402等等)
■额定电流
■直流电阻
■在方针频率的阻抗(10 MHz, 100 MHz, 1 GHz等等)
■磁珠的等效的RLC模型频率呼应必定尽量与datasheet中给定的相契合。
■做沟通剖析时，在所掩盖的频率内，必定要包括磁珠的模型，还有各种为了到达方针阻抗而选用的电容。当规划电容的等效RLC模型的时分，装置电感要作为模型的一个组成部分考虑进去，假如沟通剖析没有峰值出现在咱们感兴趣的频段(DC to 200 MHz)，你就能够运用磁珠阻隔来供给洁净的电源。
■经过上面仿真得到的PDN的成果必定能到达咱们感兴趣的频段内方针阻抗的要求。
『本文转载自网络,版权归原作者一切,如有侵权请联络删去』
