介绍了一种根据NIOS Ⅱ完成数字信号解码器的办法，该体系由FPGA 和相应接口电路组成，将NIOS Ⅱ嵌入式软核CPU 集成到FPGA 中构成片上体系( SOC) ，能够将串行输入的不归零PCM 码转换为可分析的8 位并行码，并经过上位机软件显现解码成果。
根据NIOS_的解码器规划与完成.pdf
根据NIOS Ⅱ处理器的数字信号解码器规划
介绍了一种基于NIOS Ⅱ实现数字信号解码器的方法，该系统由FPGA 和相应接口电路组成，将NIOS Ⅱ嵌入式软核CPU 集成到FPGA 中构成片上系统( SOC) ，可以将串行输入的不归零PCM 码
声明：本文内容来自网络转载或用户投稿，文章版权归原作者和原出处所有。文中观点，不代表本站立场。若有侵权请联系本站删除（kf@86ic.com）https://www.86ic.net/ceping/baogao/195106.html
