TMS320VC5402(以下简称C5402)是德州仪器公司(TI)推出的性价比极高的定点数字信号处理器(DSP)。选用改善的Harvard处理结构和指令流水线操作,核算处理速度很高(100MIPS),指令周期可达10ns;片内供给16K字的RAM,用作程序和数据存储,其最大可扩展寻址空间为1M字;主机接口(HPI)是具有强壮功用的智能外设,供给了DSP和外部处理器的通讯接口。
把握HPI的原理和运用方法,能够使硬件的规划愈加简略灵敏。DSP在经过HPI口和主机通讯的过程中彻底没有软件和硬件开支,由DSP本身的硬件和谐抵触,不会打断DSP正常程序的运转。在HPI通讯方法下,DSP的片内存储器对外界彻底通明,由主机拜访HPI的地址和数据寄存器便可完结对DSP片内存储器的读/写。 本文立足于试验经历,以TMS320VC5402与PC/104总线为例,介绍根据HPI口的硬件接口及软件完结。

1 TMS320VC5402 HPI口简介 主机接口HPI(Host Port Interface)是TMS320C5000系列定点芯片内部具有的一种接口部件,首要用于DSP与其它总线或CPU进行衔接。TI的C54xx系列都供给了8位或16位的增强型HPI接口,在此以C5402增强型8位HPI接口为例进行详细介绍。 C5402的HPI口由一个8位数据总线和用于设备和操控接口的操控信号线组成,HPI接口经过HPI操控寄存器HPIC、地址寄存器HPIA、数据寄存器HPID和HPI内存块,完结与主机之间的通讯。其首要特色在于接口所需外围硬件很少,很容易与各种主机相连,且仅需求很少乃至不需求外加接口逻辑。引脚功用如表1所示。 表1 HPI引脚的称号及功用 HPI引脚接至主机引脚状 态信号功用 HD0HD7 数据总线 I/O/Z HPI双向并行三态数据总线。当不传送数据(/HSC或/HDSx=1)或EMU1//OFF=0(堵截一切输出)时,HD7(MSB)~HD0(LSB)均处于高阻态。 /HAS 地址锁存使能(ALE)或地址选通输入信号引脚,不必则接高电平 I 地址选通输入信号。假如主机的地址和数据是一条多路总线,则/HAS连到主机的ALE引脚;假如主机的地址和数据是分隔的,就将/HAS接高电平。 /HCS 地址或操控线 I 片选信号。作为HPI的使能输入,主机在对HPI拜访时信号/HCS要坚持低电平。 HBIL 地址或操控线 I 字节输入辨认信号。HBIL为低时读/写第一个字节,为高时读/写第二个字节。HBIL和HPI操控寄存器(HPIC)中的BOB位合作运用。 HCNTL0/1 地址或操控线 I 主机操控信号。挑选主机所拜访的是哪个寄存器:地址寄存器HPIA、数据寄存器HPID、操控寄存器HPIC。 /HDS1/2 读/写、数据选通输入信号引脚 I 数据选通输入。在主机拜访期间操控HPI数据的传输。 /HINT 主机中止输入 O/Z 主机中止输入。由操控寄存器HPIC中的HINT位操控。当C54x复位时为高电平,EMU1//OFF低电平时为高阻态。 HRDY 异步准备好信号引脚 O/Z HPI接口准备好信号输出。HRDY为高阐明HPI准备好数据传送(主机可进行数据传输),为低表明HPI接口忙(主机不行传输数据),正在进行前次传输的内部操作。 HR//W 读写选通讯号引脚或地址线 I 读/写选通讯号输入端。在主机拜访期间操控数据的传输方向。高电平表明主机读HPI,低电平表明写HPI。 HPIENA VDD I HPI模块挑选输入。信号有必要和VDD联系起来,确保挑选HPI。假如输入为开或接地,HPI模块将不会被挑选。 HPI是8位的数据总线接口,因为C5402是16位的,所以与主机通讯的数据都是由两个接连的字节组成,而且由HBIL引脚指示正在传输的是第一个仍是第二个字节。主机运用HCNTL0/1指定所拜访的是HPI操控寄存器HPIC或HPI数据寄存器HPID或HPI地址寄存器HPIA,也能够用地址主动添加的方法拜访数据寄存器HPID,详细方法如表2所示。 表2 HCNTL0/1功用挑选 HNTL0 HCNTL1 说 明 0 0 主机能够读写HPI的操控寄存器HP%&&&&&%。 0 1 主机能够读写HPI的数据寄存器HPID。每次读后HPIA加1,每次写前HPIA加1。 1 0 主机能够读写HPI的地址寄存器HPIA。 1 1 主机能够读写HPI的数据寄存器HPID。对HPI口的操作,HPIA不受影响。 2 体系的硬件规划计划 整个硬件体系由DSP、EPM7128S、TPS73HD301、SST39VF400A等组成。DSP的首要任务是将经扩大和解调后的无线电批改通道视频信号接纳下来,现经过译码等处理后送给主探机。其原理如图1所示。 C5402选用低电压作业,其内核电压为1.8V、I/O管脚电压为3.3V,而PC/104总线作业于5V电压。为了使电路能安稳正常的作业,C5402的数据总线接有一个SN74LVC245A。它是TI公司出产的3.3V和5V电压平相转化的双向缓冲器,能够双电源供电,一边作业在 3.3V,一边作业在5V,转化的方向由两个DIR管脚操控。它串在数据总线上,既能够为DSP供给驱动5V数字电路的才能,也能够为DSP供给5V信号读入的维护。这样,就不再需求为多个不同外设而考虑总线驱动不行的问题。DSP主机接口和PC/104的衔接如图2所示。 主机和DSP可独登时对HPI接口操作,主机和DSP的握手可经过中止方法完结。别的,主机还能够经过HPI接口装载DSP应用程序,接纳DSP运转成果或确诊DSP运转状况,为DSP芯片的接口开发供给一种极为便利的途径。HPI-8为8位并行口,供给C54x与外部主机的接口,C54x可经过片内 RAM与主机设备交流数据。主机与HPI-8的通讯是经过专用的地址寄存器和数据寄存器完结的,C54x不能直接读/写,HPI操控寄存器答应主机和 C54x进行读/写,包含装备通讯协议和操控通讯(握手)的比特。 EPM7128S用来供给整个体系需求的组合逻辑。它归于MAX7000系列,是Altera公司的根据第二代MAX结构的CPLD。它供给多达5000 个可用门和在体系编程,其引脚到引脚延时快达6ns。能够包容各式各样的独立的组合逻辑和时序逻辑。EPM7128S有两个作业电压核电压为5V,I/O 作业电压可设为5V或3.3V。设为3.3V时,其输入为5V,而输出为3.3V TTL电平(一切的驱动器均能装备在3.3V和5V,答应用于混合电压体系中)。EPM7128S的长处是根据E2PROM原理,能够经过JTAG口进行在线编程,规划得可将规划内容从PC机上经过下载电缆和JTAG口对EPM7128S进行恣意次修正。在这里运用EPM7128S是为电路供给组合逻辑以映射空间。它有多达100个I/O引脚可供编程运用,能够接入PS、IS等管脚,便利体系扩展存储空间和外设。