微处理器衔接的应战
在现代电子体系规划中，微处理器是不行短少的一个部件。但是，跟着体系变得越来越杂乱，具有更广泛的功用和用户接口时，运用中档微处理器的体系架构在衔接一个或多个微处理器时面临着三个要害的应战：
•运转超越150个通用I/O(GPIO);
•在100至150个GPIO规模内
寻觅契合本钱效益的解决方案;
•匹配体系所需求的I/O外设。
选用FPGA(现场可编程门阵列)能够很简单地应对这些应战，在曩昔10年里，FPGA的本钱和功耗现已大幅下降，使它们十分适合于各种大批量、低本钱的运用，包含移动电子产品。
微处理器衔接的回忆
对中档微处理器的回忆提醒了三种常见的衔接特性。首要，大多数系列GPIO的数量被约束在100和150之间;其次，每个GPIO的价格曲线不是线性的，通常在100个GPIO左右时，每个GPIO的本钱敏捷添加;第三，尽管大多数微处理器供给一些衔接外设，如UART、SPI和I2C，但外设的数量和可用的组合是有限的。
图1展现了源于美国分销商的信息，针对两个通用的中档微处理器，一种依据ARM M3内核，另一种ARM M4内核，图中说明晰GPIO挑选的典型规模和与之相关的小批量的定价。这两个系列都显现出在100个GPIO邻近的价格拐点，以及总的GPIO所受的约束。
FPGA技能的回忆
在曩昔的20年中，FPGA技能供给了一种能够快速完成衔接扩展的办法，但这些器材的本钱和功耗约束了这种办法的运用。尽管如此，FPGA的功耗和本钱的下降充分地证明晰摩尔定律。在1995年，恰当于现在的256个查找表(LUT)FPGA的本钱超越50美元。而现在有此功用的最新器材的本钱仅为0.50美元。功耗的改善相同可观。关于示例的器材，在1995年典型的静态功耗为0.5W，现在已降至的50μW。这些趋势如图2所示。
图1 中档微处理器I/O的挑选
图2 FPGA本钱相关于功耗的趋势
图3 低本钱FPGA的I/O特性
低本钱FPGA供给了很多的I/O数。例如，莱迪思超低密度MachXO2供给了从22到超越250个I/O的数量。如图3所示，对应I/O规模的价格是恰当线性的，依据一家美国分销商的信息，图中示出了小批量的价格。
除了逻辑和I/O之外，MachXO2供给了一些能够协助树立功用的模块，以便扩展微处理器的衔接。这些包含嵌入式RAM块(EBR)、锁相环(PLL)和供给固化模块的嵌入式功用块(EBR)，比如SPI、2×I2C，以及守时计数器和用户闪存。
接口的完成办法
微处理器衔接的首要办法是UART以及SPI和I2C总线。绝大多数的中档微操控器供给了数量有限的这些很多运用的接口。图4指出了前一节中要点所述器材所供给的这些接口的数量。
当一个规划所需的接口数量比微处理器所能供给的更多时，规划师能够采纳两种常用的办法：
•微处理器操控GPIO(称为位拆裂)
•在FPGA顶用硬件完成
位拆裂办法有三个显着的缺陷：首要，接口操作的速度或许被约束到低MHz规模，微处理器无法快速地操控I/O引脚的状况;其次，因为额定的工作量和微处理器能够保持在低功耗睡觉形式的时刻的削减，微处理器的功耗添加了;第三，因为微处理器本质上是有限的时序精度，除了选用十分低的速度，完成异步UART型接口变得不行能。
一片归纳的FPGA完成这些接口或许用大约250个LUT，用优化版别完成约100个LUT。依据所用FPGA的功用，在恰当的组合下能够轻松完成数10个额定的接口。因为FPGA的硬件性质，履行速度高达几十MHz是很简单完成的。FPGA中还能够完成缓冲和智能中止，能够答应微处理器有更多的时刻处于睡觉形式下，以便下降整个体系的功耗。
奇妙施行衔接扩展的实例
经过对微处理器和FPGA进行奇妙地装备衔接，规划师能够在他们的体系中完成所需的衔接，一起下降全体本钱。图5中运用之前所述的价格数据对选用这种战略的本钱进行了查询。能够看到经过最大化地使用FPGA，衔接扩展本钱能够削减24%至34%。
低本钱、低功耗FPGA让您能够从头考虑体系的区分
在曩昔的15年中，FPGA的本钱和功耗下降了2个数量级。这些改善特性使规划师能够从头考虑怎么完成微处理器的衔接。经过对FPGA和微操控器之间的奇妙装备，现在规划师能够下降本钱和功耗，一起进步功能和灵活性。
图4 微处理器可用的接口
图5 奇妙施行体系装备的实例
