嵌入式以太网不只可用于工业现场完成现场节点的主动上网功用，并且还能够用于信息家电的以太网接口完成长途操控，具有很好的发展前景。文章介绍根据TMS320LF2407型DSP的嵌入式体系与LAN91C111型自适应10Mb/s/100Mb/s嵌入式以太网操控的接口电路及软硬件完成办法。
1 导言
现在关于嵌入式以太网的规划计划不是许多，其间大多是根据单片机的，缺陷是速度慢、本钱太高。DSP作为一种特别的嵌入式微处理器体系，具有嵌入的协处理器和用于快速数据处理的并行数据通道，在嵌入式网络设备中引进DSP技能能够使嵌入式以太网变得更快、更廉价、更简单进行功用扩大。本文介绍了根据TMS320LF2407型的嵌入式体系与LAN91C111型自适应10Mb/s/100Mb/s嵌入式以太网操控芯片的接口电路和完成办法。
2 LAN91C111
LAN91C111是SMSC公司为嵌入式运用体系推出的第三代快速以太网操控器。LAN91C111的芯片上集成了遵从SMSC/CD协议的MAC(媒体层)和PHY(物理层)，契合IEEE802.3/802.U-100Base-Tx/10Base-T标准，其体系结构如图1所示。该以太网操控器的主要功用如下：
·自适应地选传输速率，支撑10Mb/s/100Mb/s;
·充沛支撑全双工沟通式以太网;
·支撑突发数据传输;
·8k字节的内部存储器用作接纳发送的FIFO缓存;
·增强式能量办理功用;
·支撑总线8位、16位、32位的CPU拜访;
·提早发送和接纳。
LAN91C111以太网操控器遵从IEEE公布的802.3以太网传输协议。其8-32位数据总线接口单元通过操控总线、地址总线和数据总线与外部的CPU相连。外部数据能够8位、16位或32位的办法与LAN91C111进行沟通。该电路还集成了EEPROM接口，自举时再通过EEOROM接口输入到芯片中，然后完成主动初始化。总线裁定器(Arbiter)用来监督以太网总线的数据沟通状况，一旦发生堵塞，裁定器一方面通过总线接口单元与外部CPU联络，另一方面操控内存操控单元(MMU)，完成总线数据和谐。内存操控单元可操控8kB动态SRAM的存储状况，完成与DMA操控器之间的数据联络。DMA操控器与总线操控器一同操控DMA与以太网协议处理器(EPH)之间的数据沟通。以太网协议处理器(EPH)之间的数据沟通。以太网协议处理器出来的数量终究通过10Mb/s/100Mb/s的物理层(PHY)直接抵达以太网总线。
3 硬件电路组成
出于性价比的考虑，选用DSP操控器作为主CPU。TMS320LF2407是TI公司发布的一款高性价比的，适用于工业操控范畴的DSP。该系列具有强壮的指令体系、较强的灵活性、高速的数学处理功用及全新的内部结构，可广泛用于通讯、计算机、商业、工业、军事等范畴。TMS320LF2407是240X系列操控器中功用最强的一款，选用低功耗CMOS技能，具有30MI/s的履行速率，片上还集成了丰厚的外围部件(EVM、A/D模块、CAN、SCI、SPI及JTAG)。TMS320LF2407的作业频率较高(40MHz)，存贮空间较大(高达32k字的FLASH程序存储器，可扩展外部64k字存储器，64k字I/O寻址空间)，十分合适处理杂乱的TCP/IP协议。
因为LAN91C111是专为嵌入式体系规划的，因而，其外围电路相对比较简单。它和没有DMA传输功用的16位DSP(TMS320LF2407)及TG110-S050N2型电磁耦合变压器构成的嵌入式以太网结构如图2所示。图中，地址总线A1-A15相连。A0没有被LAN91C111运用，悬空;数据总线D0-D15相连，用于16位数据传输。LAN91C111端D16-D32悬空;LAN91C111的片选信号AEN由DSP的外部I/O接口选通讯号IS供给。二个元件的读电平RD、写电平WR别离相连。LAN91C111的中止输出信号INTRO送入DSP的外部中止脚XINT1触发中止。嵌入式以太网通讯模块的电路原理如图3所示。
嵌入式以太网不只可用于工业现场完成现场节点的主动上网功用，并且还能够用于信息家电的以太网接口完成长途操控，具有很好的发展前景。文章介绍根据TMS320LF2407型DSP的嵌入式体系与LAN91C111型自适应10Mb/s/100Mb/s嵌入式以太网操控的接口电路及软硬件完成办法。
TX INT：当TX completion FIFO不为空时置1e;
TX EMPTY INT:当TX FIFO为空时置to;
AUTO RELEASE：假如置为1，发送包成功后，packet number不写到TX completion FIFO中，并且它所运用的存储空间被主动开释。
(7)运用“每发送一个包发生一个中止”计划时，AUTO RELEASE=0，该计划的流程如上文所述。运用“每发送一个序列的包发生一个中止”计划时答应TX EMPTY INT和TX INT，AUTORELEASE=1，当发送完FIFO中的最终一个包后，发生TX EMPTY INT中止。若呈现严峻的发送过错，则发生TX INT中止，一起将发送失利的包的packet number保存到FIFO Ports寄存器，这样DSP就能够知道发送进程中止了。这种计划能够削减DSP的担负，并且存储空间的开释也更敏捷。当AUTO RELEASE=1时，DSP不能得到成功发送包的packet number。
4.2.3 接纳数据包流程
(1)DSP设置receive control寄存器中的RXEN位，答应接纳包。
(2)含有正确地址的包被接纳到，从MMU恳求存储空间，并分配一个packet number，内部的DMA逻辑发生接连的地址，并将接纳到的字写到memory中，假如超界，包被丢掉，存储空间被开释。当检测到包的完毕，Status Word被写到接纳包的最前面，byte count写到第二个字。假如CRC校验正确，packet number被写到RX FIFO，因为RX FIFO非空时，因而将发生RCV INT中止;假如RCR校验不正确，则存储空间被开释，并且不发生中止。
(3)DSP接纳到中止后开端履行中止处理程序，首要读入Interrupt Status寄存器，假如发生接纳中止(RCV INT位为1)，则可从FIFO ports寄存器得到接纳包的packet number，并且可从data register将接纳包传送到DSP的内存或外存中。当处理完毕，DSP向处理器发送REMOVE AND RELEASE FROM TOP OF RX指令(即设置寄存器MMUCOM为0x0060)以开释运用的存储空间和packet number。
