JEDEC固态技能协会今日发布了DDR4内存规范中的部分要害特点，并宣告将在2012年年中正式发布新一代内存规范规范，比较于DDR3获得严重功用提高，一起持续下降功耗。
JEDEC固态技能协会声称，DDR4将具有一系列立异特性，可带来更快的运转速度和广泛的实用性，包含服务器、笔记本、台式机、消费电子产品等等，其频率、电压和架构也都在进行从头界说，方针是简化新规范的搬迁和布置。
提议中的路线图显现，DDR4内存的VDDQ电压将设定在只是1.2V，并在未来进一步下降VDD电压，此外还会确保I/O电压的安稳。比较之下，DDR3规范版电压为1.5V，低压版也有1.35V。
DDR4内存每个针脚的数据传输率将到达1.6Gbps，最高会冲击3.2Gbps。考虑到DDR3就有望突破 1.6GT/s的极限，DDR4在未来应该还会具有更高的功用水准。其它提议中的功用改善还包含：DQ总线伪开漏接口(pesudo open drain interface)、2667MHz及更高数据率的低速档形式(geardown mode)、bank分组架构(bank group)、内部生成VreDQ电压、练习形式(training mode)改善。
DDR4架构上采用了8n预取的bank分组，包含运用两个或许四个可挑选的bank分组，这将使得DDR4内存的每个bank分组都有独立的激活、读取、写入和改写操作，然后改善内存的全体功率和带宽，特别是在运用较小的内存粒度(memory granularity)的时分。
在此之前，三星和海力士现已别离造出了试验性的DDR4内存条。估计DDR4内存将于2014年投入商用，2015年即敏捷遍及。
DDR4其它正在开发中的特性：
– 三种数据带宽挑选：x4、x8、x16
– 新的JEDEC POD12接口规范(1.2V)
– 时钟与闸口的差分信号
– 新的终端机制：DQ总线担任操控VDDQ终端，即便VDD电压衰减也能保持安稳。
– 惯例和动态ODT：ODT协议的改善和新的停放形式(Park Mode)能够完成惯例终端和动态写入终端，而无需惊扰ODT针脚。
– 突发长度8，突发骤变4。
– 数据屏蔽(data masking)
– DBI：协助下降功耗、改善数据类型完整性，告诉DRAM应该保存真实的仍是倒置的数据。
– 新的数据总线CRC(过错校验)：支撑数据传输的过错校验功用，特别有利于写入操作和非ECC内存使用。
– 新的指令/数据总线CA对等：一个新的低成本防备，用于指令和数据沿链接传输期间一切操作完整性的查验。
– 支撑DLL封闭形式(DLL of mode)
(专业词汇翻译错误之处敬请纠正)
