简介
输入电容或许会成为高阻抗和高频运算放大器（op amp）运用的一个首要标准。值得留意的是，当光电二极管的结电容较小时，运算放大器的输入电容会成为噪声和带宽问题的主导要素。运算放大器的输入电容和反应电阻在放大器的呼应中发生一个极点，然后影响稳定性并添加较高频率下的噪声增益。因而，稳定性和相位裕量或许会下降，输出噪声或许会添加。实践上，曾经的一些CDM（差模电容）丈量技能依据的是高阻抗反相电路、稳定性剖析以及噪声剖析。这些办法或许会十分繁琐。
在比如运算放大器之类的反应放大器中，总有用输入电容由CDM与负输入共模电容（或对地的CCM–）并联组成。CDM难以丈量的原因之一是运算放大器的首要任务是防止两个输入不相关。与丈量CDM的难度比较，直接丈量对地的正输入共模电容CCM+相对简略一些。在运算放大器的同相引脚上放置一个较大的串联电阻并施加正弦波或噪声源，就能够运用网络剖析仪或频谱剖析仪来丈量由运算放大器输入电容而发生的-3 dB的频率呼应。假定CCM+和CCM–相同，特别是关于电压反应放大器。可是，这些年来，丈量CDM变得日益困难；运算放大器的固有特性会迫使其输入持平，然后自举CDM，因而所运用的各种不同的技能都无法令人满意。当输入被强制分隔并进行电流丈量时，输出将企图进行对立。-检测CDM的传统办法是间接丈量，该办法依赖于相位裕度的下降，且因并联运用CCM–等其他电容而变得更杂乱。
咱们期望待测运算放大器能够像客户平常的用法相同，在闭环条件下正常运转并履行功用。主张的一种可行办法是别离输入并进行输出削波，可是这或许会使内部电路无法作业（取决于运算放大器拓扑），因而实测电容或许无法反映实践作业电容。在这种办法中，不会对输入进行过度别离，以防止输入级的非线性以及过多的输出摆幅或削波。本文将介绍一种简略直接的CDM丈量办法。
图1.直接丈量LTspice中的CDM阻抗。制作V（r）/I（R1）曲线以取得阻抗。在本例中，在1 MHz频率下，-89.996°时Z为19.89437kΩ （10（85.97/20）），运用公式C = 1/（2π × Z × Freq），Z正好为8 pF。
丈量CDM的新办法
作者决议只运用增益为1的缓冲电路，并运用电流源鼓励输出和反相输入。输出和反相输入将仅在运算放大器答应的规模内改变。在低频下，输出的改变很小，因而经过CDM的电流会很小。而在过高频率下，测验或许会无效，何况成果也没用。但在中频下，运算放大器的增益带宽会下降，但不至于太低，输出改变仍可供给满足大的电压鼓励和可丈量的经过CDM的电流。
LTspice®的本底噪声简直不受限制，因而能够进行简略的测验仿真，如图1所示。当发现该技能在LTspice中适当精确有用后，接下来的问题便是“我可否在实践国际中取得满足的SNR以进行杰出的丈量？”
该相位角简直等于-90°，这标明阻抗是容性的。2 pF共模电容不会损坏丈量，由于CCM–不在途径中，且1/（2 × π × Freq × CCM+） 》》 1 Ω。
应战：找到适宜的设备和实践测验设置
如图1所示，将2 kΩ电阻串联在运算放大器的输出端，以将鼓励从电压源转换为电流源。这将答应节点“r”中存在小电压（它不会与在运算放大器的同相引脚中所看到的电压相差太远），并将导致小电流流入待测CDM的输入端之间。当然，现在的输出电压很小（由待测器材（DUT）进行缓冲），并且CDM中的电流也很小（在本仿真中为57 nA），因而在作业台上运用1 Ω电阻进行丈量将很困难。LTspice.ac和LTspice.tran仿真没有电阻噪声，但实践国际中的1 Ω电阻具有130 pA/√Hz的噪声，从咱们预期的57 nA电容电流中只能发生57 nV信号。进一步的仿真标明，用50Ω或1 kΩ替代R1不会导致在方针带宽规模内的频率下流入CCM+的损耗电流过大。为了取得比简略电阻更好的电流丈量技能，可运用跨阻放大器（TIA）替代R1。TIA输入会衔接到运算放大器的同相引脚，在该引脚上需求电流，一同电压固定为虚地以消除CCM–中的电流。事实上，这正是Keysight/Agilent HP4192A等四端口阻抗剖析仪的完结办法。HP4192A能够在5 Hz至13 MHz的频率规模内进行阻抗丈量。市场上选用相同阻抗丈量技能的一些新设备包含具有10 Hz至120 MHz规模的E4990A阻抗剖析仪和具有20 Hz至2 MHz规模的精细LCR表（如Keysight E4980A）。
如下面图2测验电路所示，由于阻抗剖析仪内部的TIA，运算放大器的同相引脚坚持虚地状况。正因如此，CCM+的两个端子都被视为处于地电位，因而不会影响丈量。DUT的CDM两头发生的小电流将流经TIA的反应电阻Rr，然后由内部电压表进行丈量。
图2.CDM测验电路。
任何运用主动平衡电桥1阻抗丈量办法的四端口设备都是丈量CDM的适宜挑选。它们规划为从内部振动器发生正弦波，该内部振动器以零为中心点，具有正负摆幅，可用于双电源供电。假如运算放大器DUT由单电源供电，则应调整偏置功用，以使信号不会发生对地削波。图3中运用了HP4192A，并显现了与DUT的具体衔接。
图3.CDM直接丈量办法的测验设置。
图4显现了切当的测验设置，以使电路板和连线对CDM的寄生电容奉献极小。任何通用电路板均可用于低速运算放大器，而高速运算放大器则需求更严厉的PCB板布局。笔直接地的铜分隔板能保证输入端和输出端看不到与DUT CDM平行的其他场途径。
图4.HP4192A设置电路板演示。右侧为经过2 kΩ的鼓励和电压回读。所用DUT是贴于LB2223试验板上的8引脚SO封装的LT1792。TIA坐落HP4192A内部的左边。
成果与评论
首要，在丈量电路板的板电容时没有运用DUT。图4所示电路板的丈量条件是16 fF电容且没有DUT。这是一个适当小的电容，能够忽略不计，由于一般CDM的预期值为几百至几千fF。
Most JFET and CMOS input op amps were measurable using this new CDM measurement运用这种新的CDM丈量技能，能够丈量大多数JFET和CMOS输入型运算放大器。为了阐明该办法，以丈量低噪声精度JFET运算放大器LT1792为例。下表列出了在必定频率规模内的阻抗（Z）、相位角（θ）、电抗XS和CDM的核算值。当相位角为-90°时，阻抗表现为纯容性。
表1.电源为±15 V时，LT1792在不同频率下的阻抗丈量
上述表1给出了在500 kHz至5 MHz频率规模内的丈量成果。在该频率规模内的相位挨近于纯容性（相位角为-89°至-90°）。一同，电抗XS决议了总输入阻抗，即Z≈XS。CDM的核算平均值约为10.2 pF。最高丈量频率为5 MHz，由于该器材带宽仅可达5.6 MHz。更低频率下的成果变得非相干。估测这是由于运算放大器的行为使输出电压下降，CDM电流敏捷消减，一同XS阻抗在低频时变大。
还应在每个阶跃频率处查看运算放大器的输出，以保证它不会被阻抗剖析仪发生的信号过驱。来自HP4192A的该信号的起伏可在0.1 V至1.1 V规模内调度，这刚好足以在运算放大器的输出中发生摇摆，并使反相输入引脚中的电压电平稍微发生改变。图5显现了频率为800 kHz时，运算放大器输出端的峰峰值无失真信号（绿色信号）为28 mV。2.76 V峰峰值起伏（1 V rms）的黄色信号是直接从剖析仪的振动输出端口探测得的。公正起见，能够恣意决议不答应输出失真，不论是对DUT仍是对HP4192A检波器。虽然该设置相对来说并不受探头效应的影响，但在获取阻抗和相位的实践数据时现已将探头移除。
图5.在HP4192A“Osc”输出端口和运算放大器输出引脚探测到的输出。
咱们进行了在不同电源电压下丈量CDM的测验。CDM对电源和共模电压的依赖性会随运算放大器的不同而有所不同；不同的拓扑和晶体管类型预计会导致高压电源和低压电源不同的结寄生效应。表2给出了电源稳定在±5 V规模内LT1792的成果。CDM的丈量平均值为9.2 pF，与选用±15 V电源时的成果10 pF适当挨近。因而，能够得出定论，LT1792的CDM不会随电源电压的改动而发生显着改变。这与其CCM形成了显着的比照，后者会随电源电压发生显着改变。
表2.电源为±5 V时，LT1792在不同频率下的阻抗丈量
一同，双极性输入运算放大器简直与其FET同类产品相同简略。可是，由于它们与CDM电流并联，因而它们的高输入偏置电流和电流噪声较为显着。此外，双极性差分对输入内涵的固有差分电阻RDM也与CDM并联。表3以低噪声精细放大器ADA4004为例，显现了其阻抗丈量。明显，相位并不标明纯容性行为，由于它远离-90°。虽然4 MHz、5 MHz和10 MHz频率十分挨近，但并联等效阻抗RC模型将合适本例，以便能够从其他电阻中提取出CDM。因而，表3中显现了在必定频率规模内的并联电导GP、电纳BP和CDM的核算值，其间假定CP等于CDM。
表3.电源为±15 V时，ADA4004在整个频率规模内的阻抗丈量
依据表3中的成果，能够估算出ADA4004的CDM约为6.4 pF。成果还标明，在表3所示的整个频率规模内，CDM具有适当大的并联电导GP，并非纯容性CDM。丈量显现该双极性运算放大器的实践输入差分电阻约为40 kΩ （1/25 μS）。
附注：咱们尝试了对其他类型运算放大器进行丈量，例如零漂移运算放大器（LTC2050）和高速双极性运算放大器（LT6200）。成果非相干，估测原因是零漂移运算放大器中的开关伪现像以及高速双极性运算放大器中的过大电流噪声。
参阅定论
丈量CDM 并不困难。需求留意的一点是，HP4192A以起伏和视点陈述阻抗。电容读数假定为简略的串联RC或并联RC，而运算放大器的输入阻抗或许要杂乱得多。电容读数不该仅运用外表标称值。每个运算放大器均具有各自的共同状况。输入阻抗由容性电抗主导的频率规模或许因规划而异。输入级规划、所用器材和工艺、米勒效应以及封装都或许对差分输入阻抗及其丈量发生很大的全体奉献。咱们对JFET输入运算放大器和双极性输入运算放大器进行了丈量，展现了CDM成果以及双极性输入运算放大器的RDM成果。
References
参阅文献
1 Gustaaf Sutorius.“阻抗丈量的应战和解决方案”，是德科技，2014年3月。
称谢
Glen Brisebois感谢Brian Hamilton提出这一应战，感谢Aaron Schultz和Paul Henneuse的支撑以及Henry Surtihadi、Kaung Win、Barry Harvey和Raj Ramchandani的定见。
Arthur Roxas感谢Paul Blanchard、Matt Duff、Jess Espiritu和Kristina Fortunado供给与Glen一同完结该项意图时机。
作者简介
Glen Brisebois是硅谷ADI公司信号调度部分的一名运用工程师。他曾就读于加拿大阿尔伯塔大学，取得物理学和电气工程学士学位。他曾与特拉普派教徒和加尔都西会教徒一同隐修数年，但无法中止对电路的考虑。现在，他具有美好的婚姻和孩子的陪同。他从事很多电路相关作业，但有时也会发起ADC。他在EDN杂志上宣布的文章《高阻抗传感器的信号调度》荣获2006年最佳论文奖。联系办法：glen.brisebois@analog.com。
作者简介
Arthur Alfred Roxas是线性产品和解决方案部分的产品运用工程师。他于2017年参加ADI公司。在此之前，他曾在一家日本半导体公司从事规划和布局作业。他结业于马尼拉市大学，具有电子和通信工程学士学位，并取得马布亚科技学院（坐落马尼拉）电子工程专业硕士学位，主修微电子。
