端接，是咱们在电路中经常用到的。在高速电路中，端接显得特别重要。假如在电路规划的时分没有进行正确的端接，严峻的或许形成电路彻底不能作业。今日就来说说端接这点事。
先说说电路为什么需求端接?众所周知，电路中假如阻抗不接连，就会形成信号的反射，引起上冲下冲，振铃等信号失真，严峻影响信号质量。所以在进行电路规划的时分阻抗匹配是很重要的考虑要素。咱们的PCB走线进行阻抗操控现已不是什么深邃的技能了，根本上是每个硬件工程师必备的根本才能。那么在详细电路中，只考虑走线的阻抗还不行。实践电路都是由发送端，连线，和接纳端一起组成的。咱们期望做到的是整个链路的阻抗都是一起的。可是实践电路中很难做到这一点，一般发送端的输出阻抗会比较小，而接纳端的输入阻抗又很高，那么要处理好这对对立，端接就成为一种很天然的手法。因而，端接的实质依然是阻抗匹配，这个是进行PCB规划的重中之重。
常见的端接办法有下面几种：串联端接，并联端接，戴维宁端接以及RC网络端接。下面就简略介绍一下几种端接办法的差异和优缺陷。
(1) 串联端接。这是咱们最简单想到也最常用的一种端接办法。发送端的输出阻抗比较小，那么咱们在电路上直接串联一个电阻，使得输出阻抗加上电阻阻值的总阻抗等于传输线阻抗，这样就能确保阻抗的接连性，减小信号的反射。串联端接完结比较简略，缺陷也比较显着，因为线路中串联了电阻，会影响信号的上升时间，在高速电路中或许会引起问题。别的因为电阻的分压，使得发送端输出减小。串联端接的电阻要放在尽量接近发送端的方位，能发挥更好的效果。
(2) 并联端接。当接纳端的输入阻抗比较大时，咱们能够考虑在接纳端并联端接一个电阻到地或许到电源。电阻的阻值等于走线的特征阻抗。经过这种办法完结阻抗匹配。这种办法和串联端机相同简略易行，缺陷是会耗费直流功率。上拉的时分能进步驱动才能，下拉的时分能进步对电流的吸收才能。
(3) 戴维宁端接。戴维宁端接便是采用上拉电阻和下拉电阻来一起组成端接电路，使得戴维宁等效阻抗等于传输线的特征阻抗以完结阻抗匹配。戴维宁端接的长处是上拉电阻和下拉电阻都能用来吸收反射，在电路上没有信号的时分，还能够为电路供给一个直流电平，适宜总线运用。可是缺陷也很显着，那便是因为电阻的存在，在电源盒地之间存在直流通路，直流功耗较大。
(4) RC网络端接。RC网络端接是并联端接的升级版。便是在并联到地的电阻下面再添加一颗电容。这样既能够和并联端接相同减小反射，一起因为电容的存在隔离了直流，减小了直流功耗。当然缺陷也很显着，RC电路的时间常数会影响信号的上升时间，在高速电路运用中要细心核算。
在实践的电路中，咱们要根据电路的不同特色挑选适宜的端接办法。比如在DDR芯片的数据线和地址线上咱们都会用到端接电阻。可是两者的方位是略有差异的。因为地址线是单向的，都是从主控端到存储端，所以咱们用串联端接的时分把串联电阻接近主控端效果会比较好。可是因为数据线上的信号是双向的，串联电阻接近哪一端都很难一起满意发送与接纳的要求，这时只能折中考虑放在线路的中心。而在更高速的DDR2或许DDR3芯片中，因为采用了ODT(片上端接)技能，端接电阻直接做在了存储芯片内部，那么外部就不需求做端接处理了。别的假如发送端和接纳端的间隔很近，走线能够操控的很短，走线上信号的延时缺乏信号上升时间的二十分之一，那么不加端接电阻一般也能正常作业。能够看出来，PCB规划没有哪种办法是全能的，所以需求咱们去了解电路真实的效果，做到知其然知其所以然。详细问题详细分析，灵敏的运用各种规划规矩和技巧，更好的完结项目。
