尹 远，黄嵩人 （湘潭大学 物理与光电工程学院，湖南 湘潭 411105）
摘 要：跟着信息技术开展，高分辨率的微显现器已广泛运用于移动电子设备中，传统显现接口难以满意其高 速率传输、低功耗、抗干扰、兼容性高级要求，因而本文针对以上问题，提出了一种依据MIPI DSI协议，并应 用于高分辨率微显现芯片的显现驱动接口的规划。
关键词：微显现；MIPI协议；显现驱动接口
0 导言
微显现芯片是一种特别形状的显现器，其物理尺度 小，功耗较低，分辨率高，现在首要运用的产品形状 有：LCOS微显现器，OLED微显现器，LCD微显现器 等。也能够经过光学体系发生大屏幕体系，常用于投影 体系和近眼显现体系中[1]。其运用领域广泛，如VR眼 镜、AR才智眼镜、军用头盔、微型投影仪、车载昂首 显现等电子设备。
跟着消费级电子设备的开展，微显现芯片运用的电 子产品越来越多，显现的分辨率不断增强，对显现作用 的要求也日益进步，需求传输的数据量和速率也越来越 大，一起还要求设备坚持高功用和低功耗，传统的显现 接口已满意不了许多要求。因而本文针对这种状况，设 计了一种适用于高分辨率微显现芯片的MIPI DSI显现驱 动接口[2]。
1 MIPI DSI协议介绍
MIPI DSI是MIPI（Mobile Industry Processor Interface，移动业处理器接口）联盟为了对移动设备的外设接口标准进行一致，以进步体系兼容性、规划功用 和功率，而提出的一种显现接口标准[3]。DSI接口是一 种高速的串行显现接口，可完结高分辨率显现，并且有 功耗低、抗干扰强的特色[4]。
图1所示是简化的DSI接口示意图[5]，主机能够发送 高速像素数据和低速指令给从机，并能够从从机设备中 读取状况或像素信息。主机和从机之间的通讯一般是配 置1对差分时钟通道，1~4对数据通道。
MIPI DSI支撑两种根本操作方法，别离为指令方法 （Command Mode）和视频方法（Video Mode）[3]。指令方法是指主机端向从机设备发送指令和数据，转换为 DBI格局，对显现设备进行读写操作，以此来直接操控 从机端的外围设备的作业状况。别的从机端会经过双向 的数据通道0回来相关数据，主机端因而也能够读取到 从机设备的状况信息和缓存内容。视频方法首要是经过 数据通道在高速传输方法下，由主机单向传输给从机以 图画显现或视频数据，从机接纳到进行解码后，终究将 其转为DPI时序格局直接传送给显现设备，进行实时显 示[4]。
DSI接口支撑两种传输方法，别离为高速数据传输 方法（High-Speed Mode）和低功耗方法（Low-Power Mode）[6]。其间一切的数据通道都能够用于单向的高速 数据传输，如传输图片和视频数据。低功耗方法下的传 输只经过双向的lane0进行，如低速数据和操控指令，速 率可达10 Mbit/s。时钟通道传输高速传输进程中的同步 时钟信号，选用高速DDR时钟，速率可到达1 Gbit/s。
MIPI DSI协议中规则数据是以数据包的方法传输， 依据包的长度不同，分为长包和短包。短包固定4个字 节长度，由标识符DI、data0、data1、ECC校验码组成 [6]，如图2所示。长包是由包头、包数据、包尾组成，如 图3所示。包头是由DI、指定数据包中数据个数的WC、 ECC码组成，包尾是16 bit的校验和，长包的总长度范 围为6~65541字节[6]。
2 DSI接口作业原理
本文的规划方针是完结依据MIPI协议的显现接口 的规划，支撑4路通道的高速数据传输，包含图片或视 频，通道0完结Escape方法下的低功耗传输方法，用以传输低速操控指令或数据，且支撑lane0双向数据传输， 时钟通道传输高速同步时钟信号，支撑RGB888格局的 数据输出，具有ECC校验、CRC校验功用等[3]。
高速方法下，通道上有两种状况：HS-0、 HS-1[7]。在低功耗方法下，lane0上有四种状况：LP00、LP-01、LP-10、LP-11[8]。依据总线上检测到不 同的电平序列后，别离进入或退出相应的方法，如图4 所示为从机通道作业的状况搬运图[7]，可在高速方法、 Escape方法、TA（Turnaround）方法之间切换。
一切的数据通道都支撑高速数据传输方法，从机接 收来自主机的高速串行数据进行编解码。在闲暇的时刻 段，通道处于LP-11状况。当从机端接纳到发自主机端 的序列：LP-11→LP-01→LP-00，即高速恳求序列， 之后便预备进入高速数据传输方法接纳高速数据。如需 退出高速方法，则发送EOT→LP-11。图5为高速传输 时序图[7]，界说了整个高速传输进程的方法和时序。当 从机端接纳到高速方法下传输的数据后，会将数据包 中的像素数据解析出来，生成RGB格局数据、同步信 息、有用信息等，经过DPI接口输出给显现端进行显现 成像。
当从机检测到主机发送序列：LP-11→LP10→LP-00→LP-01→LP-00，进入Escape方法。之后 等候主机发送8 bit的指令，可进入其间的三种方法： ULPS超低功耗方法、LPDT低功耗数据传输方法、 Trigger方法。除了lane0都支撑外，其他数据通道只支撑 其间的超低功耗方法。其间运用较多的是低速数据传输 方法，lane0经过此方法可传输操控指令或数据。退出 Escape方法主机需发送序列：LP-10→LP-11。
进入TA方法需求发送恳求序列：LP-11→LP10→LP-00→LP-10→LP-00，之后主时机开释总线控 制权，由从机取得总线操控权，经过lane0发送低速数据 回来给主机，数据内容一般是呼应信息、过错报告、结 束包等，发送结束后从时机发送TA方法的序列恳求， 将总线操控权交还给主机。退出TA方法发送序列LP00→LP-10→LP-11即可。
3 MIPI DSI电路规划
依据MIPI DSI协议的层次区分，将DSI接口电路分 为物理传输层模块、底层协议层模块、通道管理层模 块、运用层模块4个首要模块[3]，体系规划计划如图6 所示。
1）物理传输层：本层只要由时钟通道操控模块、 数据通道操控模块组成，其间数据通道操控模块又分 为数据通道0操控模块和其他数据通道操控模块。时 钟通道操控模块，首要完结了检测时钟通道LP→HS和HS→LP的方法切换。数据通道操控模块，首要完结了4 个数据通道的高速方法和低功耗方法相互之间的切换检 测，数据通道0的Escape方法和TA方法的检测[3]。将接 收到的高速方法和低功耗方法下的串行输入数据转为并 行数据，并传输给通道管理层[3]。将TA方法的回来数据 进行并串转化，再经过lane0传输给主机[2]。
2）通道管理层：首要分为高速数据接纳模块、低 功耗方法数据接纳模 块，以及时钟切换模 块。完结4个数据通道 的高速方法的SOT序 列检测，接纳物理传 输层发送过来的低功 耗方法指令和数据[3]。 完结数据交融功用， 将多通道的数据康复原有字节次序，并整合起来。时钟 切换模块完结高速时钟、低功耗下时钟，以及TA方法 下的不一起钟的切换。
3）底层协议层：首要完结高速方法和低功耗接纳 方法的数据包的解码和编码，及ECC、CRC检测。当接 收来自物理传输层的数据时，对高速和低功耗方法的数 据包进行解码，检测数据包的类型，依据长短包别离 进行处理，并对ECC 码进行检测校验、纠 错，以及CRC校验。 对接纳到的低速回来 数据包编码打包，主 动生成对应的ECC校 验码、CRC校验码， 以回来主机以呼应 （ACK）和过错报告 （Error Report）[3]。 别的需求处理来自物理层的过错信号和Trigger信号，以 及本层内检测出的ECC校验过错和CRC校验过错[4]。
4）运用层：这部分直接与显现端衔接，将接纳到 的数据和指令进行译码，别离能够进入视频方法和命 令方法，终究转换成显现端能辨认的DBI格局或DPI格局。进入视频方法后，将接纳到的高速像素数据转为符 合显现端兼容的DPI时序的数据，然后进行显现。当进 入指令方法，将低功耗接纳的数据包解码，之后转成 DBI格局数据写到相应寄存器中。有时还需求从显现端 读到的DBI格局，然后将其编码转为DSI接口数据，最 后经过lane0发送给主机。
别的还有I2C装备模块，用于对各模块进行参数配 置，保证规划的成功完结，也可便利验证和芯片调试， 进步该规划的灵活性和兼容性。
4 DSI接口仿真与测验
4.1 仿真渠道及计划
图7所示为此接口规划的仿真策略图，模仿MIPI主 机发送机制，经过数据通道发送高速数据，经过数据通 道0发送低功耗数据，该规划作为MIPI从机，接纳数据 后进行编解码，终究将相应的数据和指令输出，经过观 察验证端口的仿真波形或数据比对，来确认规划是否完 成对应的功用要求。
4.2仿真成果及剖析
运转仿真后得到如图8所示的波形图，能够看出4个 通道都支撑高速数据传输方法，能将接纳到串行数据转为并行数据，从数据包中解码出图画数据信息，如RGB 数据、数据有用信号、行同步信号、帧同步信号等，符 合规划的功用要求，高速功用经过验证。其他功用也是 同理进行验证，不再赘述。
4.3 FPGA原型验证
在芯片流片前需求进行FPGA原型验证，将ASIC代 码移植到FPGA上，进行硬件上的验证，这样更挨近芯 片实践状况，本质上模仿芯片的实践功用和运用，经过 FPGA快速完结硬件模块，缩短开发时刻，进步开发的 功率，一起能够下降流片的危险和本钱，所以也是芯片 规划中的重要流程。如图9为FPGA言行验证的渠道，由 MIPI主机、转接板、衔接线、FPGA开发板等组成，验 证经过后进行流片。
5 结语
本文介绍了一种依据MIPI协议，且运用于高分辨率 微显现驱动的接口规划，该接口规划选用了四通道的数据差分数据通道和1对 高速差分时钟通道。首要介绍了微显现和MIPI接口的研 究必要性，接着介绍了MIPI DSI协议，之后侧重叙述了 MIPI DSI接口规划的作业原理，以及规划的体系计划、 首要模块的作业流程，终究介绍了仿真和FPGA验证的过 程及成果剖析。支撑高速传输方法、Escape方法、TA反 向传输方法，在低功耗方法下传输速率10 Mbit/s，高速 数据传输速率可到达900 Mbit/s。现在已完结规划，并经 过重复的仿真和验证，到达了规划要求，已完结流片。
参考文献：
[1] 季渊. 超复原硅基有机发光微显现器研讨[D].上海:上海大学, 2012.
[2] 谭振平,黄嵩人.运用于LCOS显现芯片的MIPI DSI驱动接口IP 规划[J].科技传达,2016,8(03):78-79.
[3] 谭振平. 依据MIPI协议的显现驱动接口规划[D].湘潭:湘潭大学, 2016.
[4] 温浪明. 依据MIPI-DSI协议的LCD驱动接口规划[D].广州:华 南理工大学,2011.
[5] 郑杰. 一种适用于全高清显现的MIPI DSI接口规划[D].成都:电 子科技大学,2015.
[6] MIPI Alliance Specification for Display Serial Interface version 1.01.00[S].MIPI Alliance,2008.
[7] MIPI Alliance Specification for D-PHY version 1.2[S]. MIPI Alliance,2014.
[8] 苏晓峰.依据MIPI标准的LCD驱动接口规划 [D].广州:华南理工大学,2011.
本文来源于科技期刊《电子产品世界》2020年第03期第55页，欢迎您写论文时引证，并注明出处。
