信号的接纳端或许是集成芯片的一个引脚，也或许是其他元器材。不管接纳端是什么，实践的器材的输入端必定存在寄生电容，承受信号的芯片引脚和相邻引脚之间有必定的寄生电容，和引脚相连的芯片内部的布线也会存在寄生电容，别的引脚和信号回来途径之间也会存在寄生电容。
好杂乱，这么多寄生电容!其实很简略，想想电容是什么?两个金属板，中心是某种绝缘介质。这个界说中并没有说两个金属板是什么形状的，芯片两个相邻引脚也能够看做是电容的两个金属板，中心介质是空气，不便是一个电容么。芯片引脚和PCB板内层的电源或地平面也是一对金属板，中心介质是PCB板的板材，常见的是FR4资料，也是一个电容。呵呵，搞来搞去，仍是回到了最根底的部分。高手不要笑，太简略了。不过的确许多人看到寄生电容就感到有点晕，了解不透，所以在这儿嗦一下。
回到正题，下面研究一下信号终端的电容有什么影响。将模型简化，用一个分立电容元件替代一切寄生电容，如图1所示。
咱们调查B点电容的阻抗状况。电容的电流为：
跟着电容的充电，电压改变率逐步减小(电路原理中的瞬态进程)，电容的充电电流也不断减小。即电容的充电电流是随时刻改变的。
电容的阻抗为：
因而电容所表现出来的阻抗随时刻改变，不是稳定的。正是这种阻抗的改变特性决议了电容对信号影响的特殊性。假如信号上升时刻小于电容的充电时刻，开端电容两头的电压敏捷上升，这时阻抗很小。跟着电容充电，电压改变率下降，充电电流减小，表现为阻抗显着增大。充电时刻无穷大时，电容相当于开路，阻抗无穷大。
阻抗的改变必定影响信号的反射。在充电的开端一段时刻，阻抗很小，小于传输线的特性阻抗，将发生负反射，反射回源端A点的信号将发生下冲。跟着电容阻抗的添加，反射逐步过渡到正反射，A点的信号通过一个下冲会逐步升高，终究到达开路电压。
因而电容负载使源端信号发生部分电压洼陷。准确波形和传输线的特性阻抗、电容量、信号上升时刻有关。
关于接纳端，很显着，便是一个RC充电电路，不是很谨慎，可是和实践状况十分类似。电容两头电压，即B点电压随RC充电电路的时刻常数呈指数添加(根本电路原理)。因而电容对接纳端信号上升时刻发生影响。
RC充电电路的时刻常数为
这是B点电压上升到电压终值的即37%所需的时刻。B点电压10%~90%上升时刻为
假如传输线特性阻抗为50欧姆，电容量10pF，则10~90充电时刻为1.1ns。假如信号上升时刻小于1.1ns，那么B点电压上升时刻主要由电容充电时刻决议。假如信号上升时刻大于1.1ns，结尾电容器作用是使上升时刻进一步延伸，添加约1.1ns(实践应比这个值小)。图2显现了终端电容负载对驱动端和承受端发生影响的示意图，放在这儿，让我们能有个理性的知道。
至于信号上升时刻添加的准确值是多少，关于电路规划来说没必要，只需定性的剖析，有个大致的预算就能够了。由于核算再准确也没实践意义，电路板的参数也不准确!关于规划者来说，定性剖析并了解影响，大致预算出影响在那个量级，能给电路规划供给辅导就能够了，其他的事软件来做吧。举个比方，假如信号上升时刻 1ns，电容使信号上升时刻添加远小于1ns，比方0.2 ns，那么这么一点点添加或许不会有什么影响。假如电容形成的上升时刻添加许多，那或许就会对电路时序发生影响。那么多少算许多?看看电路的时序余量吧，这涉及到电路的时序剖析和时序规划。
总归接纳端电容负载的影响有两点：
1、使源端(驱动端)信号发生部分电压洼陷。
2、接纳端信号上升时刻延伸。
在电路规划中这两点都要考虑。
『本文转载自网络,版权归原作者一切,如有侵权请联络删去』
