直接数字频率组成DDS（Direct Digital Syndaesis）是完成数字化的一项关键技术，广泛应用于电信与电子仪器范畴。DDS 通常是在CPLD 或FPGA 内设置逻辑电路完成的，但因为DDS 输出遭到D/A 转化器的速率及D/A 转化后I/V 转化中运放的带宽增益和呼应时刻的约束，CPLD 和FPGA 内部完成计划在高频段信号幅值已不安稳。因而，这儿介绍一种根据DDS 器材AD9851的信号发生器设计计划。
AD9851电路模块和操控逻辑
因为AD9851作业频率较高，简单引进较大噪声，因而需求留意电源与地线的衔接，以减小噪声。为防止高频搅扰，用PCB 制板完成AD9851及其外围。其电路如图2所示。
频率操控字和相位操控字写入时序有并行和串行两种方法，这可用PFGA 内部状态机完成。该体系设置的FM 调制分为两级最大频偏：5kHz 和10kHz，而PSK 调制信号由改动相位操控字完成。操控字及理论值核算如下：低频段DDS 波表输出数据为14位（214=16，384）。PSK 操控字在DDS 波表输出值大于16，384/2=8，192时，改动相位180°。因为AD9851相位操控字为高5位，故若改动180°则改动相位操控字8’h90。AD9851的最高输出150MHz 对应频率操控字32’hFFFFFFFF（十六进制），故1Hz 对应28.633，1（十进制）。
正弦信号发生器的信号输出规模达100Hz～lOMHz，频率安稳度优于10-4，起伏安稳可调，一起可输出各种常用调制信号，并具有即时频率转化、操控灵敏、起伏稳、体积小、本钱低一级长处，使得该体系可以在各种便携范畴用作信号源。积小、本钱低一级长处，使得该体系可以在各种便携范畴用作信号源。
