EDA规划东西发生的数据格局的共同性对规划成果的沟通和同享极为重要，数据格局的共同性经过规范确保，对EDA的底层技能、EDA软件之间的接口以及数据格局等规范的打开状况进行了总述和剖析。我国在世界集成电路规划占有越来越无足轻重的作用，EDA技能的规范化刻不容缓，EDA技能的世界规范化以及国内规范化必将大大促进我国集成电路职业的打开。
电子规划技能的中心是EDA(electronic design automation，电子规划主动化)技能，EDA是指以核算机为作业渠道，交融电子技能、核算机技能、智能化技能等研制成的电子CAD通用软件包，首要辅佐进行IC规划、电子电路规划和PCB规划等。EDA技能已有30多年的打开进程，大致可分为20世纪70年代的核算机辅佐规划(CAD)阶段、80年代的核算机辅佐工程(CAE)阶段和90年代后的电子体系规划主动化(EDA)阶段，其功用越来越强壮，相应对规范化的要求也越来越高。
跟着半导体工艺的前进，集成电路规划环境呈现了工艺技能前进速度大于EDA东西前进的现象。面临超大规划ASIC的规划，业界有两种倾向:一是进步规划的笼统层次，下降规划的杂乱度，这首要由EDA东西的打开来带动，较明显的是行为级归纳东西的呈现;二是进步规划的粒度，选用可复用的IP核，进行体系的集成。这都引发了EDA东西和EDA规划进程、规划成果新的规范化问题。
现在，EDA东西许多，在给予规划者许多挑选的一起，也会导致规划渠道失掉共同性，阻止了规划成果的数据沟通和同享，这也成为集成电路和EDA东西打开的妨碍。芯片杂乱程度越高，对EDA的依靠也越高，假如缺少EDA的底层技能及其接口的规范化，就不能很好地对触及成果进行沟通、同享及重用。
1 EDA规划渠道规范
广泛运用于EDA的规划渠道首要有两个:一是运转在各类UNIX体系下的桌面高端服务器型工程作业站;二是运转在各类微软Windows操作体系下的桌面型PC机。杂乱的芯片规划多选用UNIX作业站完结，而根据Windows体系的PC机多用来完结PCB规划、FPGA和可编程IC规划和一些底端的ASIC规划(用于规划进程中的所挑选的一部分)。较盛行的EDA软件渠道是UNIX作业站，其间受欢迎的核算环境首要包含:SunSoft的Sun操作体系(正在过渡到Solaris更新的版别)，Hewlett Packard HP-UX，IBMAIX，DECOSF/1等。由于Windows渠道的易用性，它越来越遭到规划者的喜爱。
IEC/TC93的EDA规范路线图专题研究组下的EII(EDA互操作和集成)小组以为对CDE(通用桌面作业环境)中的用户界面，Windows和Macintosh之间现已有满意的共同性，这个方面已不存在没有处理的重要问题，核算环境和用户界面的规范引荐选用UNIX渠道上的CDE环境以及Windows渠道上的windows图形用户界面。
2 硬件描绘言语及接口规范
2.1 硬件描绘言语规范
硬件描绘言语(hardware description language，HDL)用软件编程的办法来描绘电子体系的逻辑功用、电路结构和联接办法。现在典型的硬件描绘言语有VHDL，Verilog，SystemC等。美国硅谷较盛行运用VerilogHDL，而欧洲则较多运用VHDL。别的还有AHDL，用C/C++作为体系级规划言语则是一个新式的办法，Superlog，CynlibC++等新的硬件描绘言语跟着体系级FPGA以及SoC的打开、软硬件和谐规划和体系规划的需求也打开了起来。
前期的硬件描绘言语，如ABEL，HDL，AHDL，由不同的EDA厂商开发，互不兼容，而且不支撑多层次规划，层次间翻译作业要由人工完结，功率低下且简单犯错。为了战胜以上缺乏，1985年美国国防部正式推出了高速集成电路硬件描绘言语VHDL，1987年IEEE选用VHDL为硬件描绘言语规范(IEEE1076-1987)，第二个版别是在1993年拟定的(VHDL-93)。VHDL一起也是军事规范(454)和ANSI规范。作为一种硬件描绘言语规范，VHDL为许多的EDA厂商支撑，且移植性好。
VerilogHDL的运用也十分遍及，其对电路操控的灵活性方面它的功率比VHDL要高。在美国、日本等国Verilog言语的运用率要远高于其他言语。VerilogHDL在1995年成为IEEE规范(IEEE13641995)，2001年发布了IEEE1364-2001，现在正在进行新的修订(IEEE1364-2005)。由于Accellera规范安排决定将SystemVerilog3.1a(SystemVerilog是VerilogHDL体系级扩展版)捐献给新的IEEE作业组，而不是原先担任Verilog规范化的IEEE1364作业组，因而可能会导致两个Verilog规范化作业，即IEEE1364-2005和IEEE1800，这或许会影响Verilog言语的规范化，损坏该言语的共同性。 SystemVerilog于2004年获得了PAR(Project Authorization Request，项目授权恳求)编号，由IEEE打开的规范化活动现已开端。据Accellera会长丹尼斯·布罗菲(DennisB.Brophy)介绍，SystemVerilog估量将在2005年内成为撤销“P”字的IEEE正式规范。
作为两大规范的硬件描绘言语，VHDL和VerilogHDL的互操作性十分重要，从前VHDL和Verilog的相应的世界安排VI(VHDL世界安排)、OVI(Open Verilog International，敞开Verilog世界安排，1999年树立)极力和谐VHDL和Verilog的互操作问题。2000年，VI和OVI这两个具有丰厚规范拟定程序经历的安排兼并树立了Accellera。Accellera正在进行Assertion特点描绘言语“PSL”的规范化作业———IEEE1850，PLS估量也像SystemVerilog相同在2005年内成为IEEE规范。
2.2 硬件描绘言语与规划剖析东西的接口规范
详细规划阶段包含面向给定工艺的详细逻辑规划(RTL描绘)和物理规划(地图规划)。逻辑规划阶段创立和剖析详细的逻辑，进行规划功用仿真、时序验证、可靠性剖析以及给定逻辑的预布局及散热剖析、功耗估量。物理规划是在地图规划规矩和各种束缚条件的指导下，规划的逻辑描绘被物理归纳为详细的地图数据，对整个地图的各种规矩、寄生效应和时序进行剖析(跨过规划层次、分层次互连模型、分层次寄生参数提取和建模的准确时序剖析)，对规划的质量和可靠性进行剖析和衡量(信号质量剖析、能量网格剖析、散热剖析、功耗剖析)。
在这方面，有许多世界规范和事实规范在运用，包含EDIF(ElectronicDesignInterchangeFormat，电子规划沟通格局，EDIF4.0.0现在现已成为EDA规范，许多EDA开发商如Mentor，Candence等都已选用。EDIF4.0.0实际上是EDA建模的新办法，为一种言语描绘办法)，CFIDR，PDEF，DEF，SPF，SDF等。EDIF，CFIDR和PDES(STEPAP210)都不同程度地处理逻辑规划和物理规划的成果。可是，现在还没有恰当的规范可以相似EDIF的处理途径以共同的办法用于逻辑联接，以支撑根据文件的数据;也没有恰当的规范可以以共同的办法用于相似DR处理途径的编程接口。关于芯片的物理规划数据也没有规范，尽管EDIFPCB/MCM被MCMASEM联盟选作MCM物理规划数据的规范，但用于MCM物理规划数据的规范需求在EDIF中继续完善。CFI(CADFrameworkInitiative，CAD体系结构委员会，1988年在美国树立)安排正在经过EDIF会聚成规范信息模型(终究经过PDES会聚成通用的信息模型)。
2.3 逻辑联接规范
开发通用中心信息模型首要意图之一是处理逻辑互连，一切与逻辑互连有关的详细规划工业规范都应该是这个信息模型的一部分，这样，各式各样的工业信息模型就可以从这个规范而来。
当时业界运用的相关规范有EDIF，PCM/MCM，CFIDR等。EDIF归纳了多种格局中的最佳特性，1985年的EDIF1.0.0版别供给了门阵列、半导体集成电路规划和布线主动化沟通讯息的格局，然后的EDIF2.0.0版别是不同EDA厂家之间沟通规划数据的规范格局，EDIF4.0.0由EIA(Electronic Industries Association，电子工业协会)发布为规范，EDIF4.0.0成员大多是世界上闻名的EDA供货商及一些电子职业有影响力的协会等，首要由EIA，IPC，曼彻斯特大学(Universityof Manchester)，Mentor Graphics，Solectron和Hadco Santa Clara等安排与安排组成。CFI处理的是不同EDA厂家东西集成和实时通讯问题，EDIF格局处理的是用不同EDA厂家东西完结规划的数据沟通问题。
2.4 测验矢量规范
测验矢量规范既有许多正规的世界规范，又有许多事实上的规范，正规的规范包含WAVES(IEEE1029.1)，DTIF(IEEE1029.4)以及新的DASC协议。事实规范如SummtDesign，Teardyne，许多公司也树立了自己的内部格局规范。测验矢量规范的规范需求处理数字测验矢量怎么从一种格局转换为另一种格局的问题。
3 EDA体系结构结构
EDA体系结构结构(Framework)是一套装备和运用EDA软件包的规范。现在首要的EDA体系都树立了结构结构，如Cadence公司的Design Framework，Mentor公司的Falcon Framework，这些结构结构都恪守CFI安排拟定的共同技能规范。结构结构能将来自不同EDA厂商的东西软件进行优化组合，集成在共同环境之下，而且还支撑使命之间、规划师之间以及整个产品开发进程中的信息传输与同享，是并行工程和自顶向下规划办法的完成根底。
体系结构为各种EDA东西供给一个共用运转操作环境的软件体系，包含程序库、扩展言语版别办理、规划办法和规划流程办理、用户界面等。经过结构，用户可对各种EDA东西施行办理，把握规划履行进程，创立、安排和办理数据。EDA体系结构的基本内容包含:数据模型及数据办理、规划办法办理、规划流程办理和用户界面4部分。1993年CFI正式公布了CFI1.0结构规范和相应的规范遵照审阅程序。CFI结构体系规范处理了实时的东西通讯、东西嵌入办法和规划描绘，运用户可以混合和匹配来自不同EDA厂家的东西，构成集成的规划环境。
3.1 EDA东西间的通讯规范
集成电路规划规划的扩展、公司全球化的打开，要求EDA东西供给支撑根据网络的地理位置涣散的开发环境，各运用东西可以经过信息进行交互，以组成横跨世界范围的网络。经过最大化东西间的通讯和协同作业能力来缩短规划周期，而不是接连的文件翻译和整个规划部分的搬运。这要求EDA规划东西具有较高的独立性，以独立于其他的支撑EDA的技能如产品数据办理(PDM)技能，各种EDA东西可以以特定的办法与PDM体系通讯。
ToolTalk通讯东西(包含在CDE中)已被CFI认可作为东西间通讯机制规范。可是，仅有通用的通讯东西还不行，各种运用东西有必要运用音讯通用集进行通讯。CFI现已开发了一个关于EDA音讯字典的规范。CFI之所以引荐ToolTalk，也与EDA音讯字典的扩展有关，ToolTalk东西可以满意在UNIX环境类中一切已知的要求。可是，为满意运转在Windows环境下与那些运转在UNIX环境下的东西间进行通讯的需求、满意作业环境供给协同作业能力的需求，ToolTalk东西还须进一步打开。关于与东西集成，CFI东西封装规范TES是现在这个领域仅有的一个规范，为满意EDA职业的需求，TES也在不断打开和完善，现在已打开到可以支撑将东西主动封装到CDE环境。CIF对传输接口(XTI)选用X/Open规范。
3.2 EDA体系的扩展言语规范
扩展言语(ExtensionLanguage，EL)是大大都EDA体系和东西集的集成部分，用以给规划者和EDA集成东西供给扩展其他东西的功用，盛行的扩展言语包含SKILL，AMPLE，根据规划的扩展言语如CFI扩展言语。别的，各种脚本言语也用于扩展EDA体系，例如PERL，TKTcl。EDA扩展言语的多样性导致运用扩展言语完成EDA规划功用以及这些功用的保护、移植变得困难和贵重。现在，由于EDA扩展言语还没有共同，EDA有必要支撑多种扩展言语的并存。从长远来看，终究需求一种规范的EDA扩展言语，该规范扩展言语的可重复性、可移植性、工艺性杰出，易于被规划者和EDA集成东西运用。现在，CFI扩展言语在必定程度上现已作为一个规范扩展言语得到了广阔EDA东西和东西商的支撑。PERL也很盛行，许多EDA东西支撑经过API拜访PERL扩展言语库。
扩展言语函数库可以为EDA规划体系的目标和规划数据供给拜访接口，可以给运用程序开发人员和EDA集成东西及用户供给共同的图形用户界面和一系列的运用程序控件，与各种盛行的扩展言语包含CFI扩展言语和PERL兼容。
3.3 规划目标命名规范
当时许多规划东西可以运用命名常规给EDA规划目标命名。可是，在某些东西供货商的规划东西或体系中，这个称号有许多束缚(例如称号的长度或许称号可用的字符集)，而且称号目标的命名规矩在不同的东西供货商之间、不同的运用体系之间不尽相同，在由不同东西供货商供给的多个运用体系构成的杂乱规划环境下，规划目标命名仍然存在一些混杂，尤其是当一些运用不同命名常规的东西用于联接严密的规划循环的状况，所以发生了十分杂乱的映射问题。为便于兼容与移植，需求新的规划目标命名规范，规范需求支撑首要的规划目标命名常规，而且支撑与现有的规划东西的兼容，给出怎么与现有命名常规进行转化，可以经过东西间通讯进行姓名目标映射。
3.4 时序信息
0.35μm工艺下由于连线引起的推迟现已占到总推迟的80%～90%，体系规划常常需求在前期即把时序规划作为规划的一部分，时序束缚现已成为一个要害束缚。时序信息在分级和增量的根底上可作为进程接口的办法被加以运用，当时许多时序驱动的规划东西实际上都与规范推迟文件(SDF，是一个包含了大批量时序信息的文件)进行交互。处理SDF文件的东西将整个文件读入并经过别离给出的联接联络或规划的结构数据描绘与时序数据进行相关。现存的规范(如EDIF，CFIDR，AP210)还没有正式数据。规范推迟核算言语(DCL)要求时序信息被当时的规范如SDF支撑，关于SDF的扩展应加以监控，以使得规范可以包含必要的信息。
4 IP核规范化
跟着集成电路规划和杂乱性的增大，根据IP复用技能的规划办法成为补偿规划出产功率和芯片密度之间的距离以及快速进入市场最有用的办法。查询显现，1995年掩模和规划的本钱只占有全体的13%，而现在这个份额已升高到62%以上，IP在进步规划速度，下降本钱中发挥着越来越重要的作用。“至2010年，IP的运用率将超越90%，根据IP的规划战略日益重要”。Synopsys的CTORaulCamposano博士表明，“而一起存在的问题是怎么处理IP多样性，这就需求树立规范的渠道和敞开式的数据库”。作为处理办法之一，业界正寻求经过树立IP规范化协会来战胜这一扎手的问题。部分公司开端和代工厂协作供给更详细的IP信息，或与EDA公司协作供给经过验证的IP，尽管如此，IP的规范化仍然是个很大的问题。在IP核的运用进程中，来自不同厂商的IP集成于同一个芯片中时，会带来许多整合的问题，集成的作用难以达到抱负状况。
IP可用性、可复用性、质量评价、建库及IP买卖需求共同的规范来支撑。世界上关于IP规划、可用性、可复用性及质量评价及其规范化等从20世纪90年代后期开端，买卖市场也开端构成。现在，在世界半导体工业的首要国家和地区，都相继树立了IP/SoC规划、买卖、办理的安排和安排，包含VSIA(美国)，VCX(英国)，D&R(法国)，IPTC(日本)，SIPCA(韩国)，RAPID，台湾SoC推进联盟等。这些安排活跃进行IP规范化作业，促进了IP工业的打开。IP/SoC的规范首要由VSIA(Virtual Socket Interface Alliance，虚拟插座接口联盟)拟定，现在VSIA现已发布的IP核复用的各种文件中，包含8个规范、5个规范、4个分类法文件、一个质量衡量电子表格软件以及其他几个文件，首要是IP核的复用规划规范、交付运用规范。
尽管IP核规范化取得了必定开展，但IP核的规划及运用仍不尽人意，从规范化的视点来讲，迫切需求处理IP核规范的适应性和可承受性问题。首要，由于IP核规范独立于详细器材、详细公司、详细东西、详细工艺，所以一方面规范的一些特点过于详尽，使规划者很难承认适宜的值，但另一方面又有一些特点不齐备，不能很好地阐明器材的特性。其次，现在大都IP核规范仍在试行阶段，规范的推行和用户的认可程度不尽人意。各个规划公司，尤其是大型的老练公司都有自己的内部规范，职业安排推出的规范很难在这些公司内部推行。再次，现在在规划领域充满着各种概念和术语，规划人员之间、以及公司之间运用的术语往往不共同，但这些术语的计算、承认以及让规划人员承受和认可这些规范仍需求时刻。最终，现在专门用于IP规划的东西仍是空白，大大都规划东西对IP核的规划、IP库的办理和运用力不从心，IP的规划、办理和运用方面的规范化有待打开。
跟着超大规划集成电路和体系芯片规划的打开，EDA东西制作商正在极力进步逻辑笼统的层次，EDA也向更高档的描绘言语和全集成的验证环境、以及怎么将模仿功用集成到数字电路中、分层次规划办法和增量处理等方向打开。EDA规划、测验、封装等多个环节密不可分，EDA规范化领域很大，本文只浅显地介绍了其间的部分内容。
EDA规范化现已取得了很大开展，但相关规范和亟待打开的规范仍然许多，迫切需求EDA职业广泛参加并达到共同，代工厂、东西供货商和芯片规划师加强互相联络与协作。EDA工业的打开也发生了新的规范化问题，如代工工艺规划流程套件(PDKs)的规范化等。
DFM(可制作性规划)现已呈现意向。EDA规范化集体美国Si2(Silicon Integrated Initiative)和半导体制作设备业界集体SEMI(Semiconductor Equipmentand Materials Institute，导体设备暨资料协会)现已打开协作，开端树立“Designto Manu facturing Coalition(规划与制作的共同)”的DFM运用规范化渠道，SEMI的数据模型“Universal Data Model(UDM，通用数据模型)”和Open Access正逐渐成为事实规范。Si2拟定的“LEF(Library Exchange Format)，DEF(Design Exchange Format)”也在成为愈加完善的工业技能规范。此外，Si2也正致力于IP有关的规范化作业。
无论是EDA的运用仍是EDA东西自身，我国与先进国家比较都有很大距离。EDA规范化作业在我国刚刚起步，我国有巨大的市场需求和高的增长速度，一起还有后发优势，这是我国EDA打开的楔机。在EDA规范化方面，现在首要应选用世界和国外先进规范，一方面引入和转化适用的规范，更重要的是加强转化后规范的宣扬和推行，经过规范化作业促进我国EDA及集成电路工业的打开。
