实时频谱分析仪根底

前语

鉴于判定当时射频微波器材和体系行为特色的应战，必需了解频率、起伏和调制参数在短期和长期内的行为方法。在这些情况下，运用传统东西如扫频剖析仪(SA)和矢量信号剖析仪(VSA)或许会在频域和调制域内供给信号概略，但其一般不能供给满足的信息，让工程师满怀信心地描绘器材或体系生成的动态射频微波信号。
考虑一下下面应战性的丈量使命：

• 发现稀有的短时刻周期作业
• 检查较强的信号掩盖的较弱信号
• 调查噪声掩盖的信号
• 查找和剖析瞬态信号和动态信号
• 捕获突发传输、毛刺、开关瞬态作业
• 检定PLL 安稳时刻、频率漂移、微音扩展
• 捕获扩频信号和跳频信号
• 监测频谱运用情况，检测游荡传输
• 测验和确诊瞬态EMI 效应
• 检定随时刻改变的调制计划
• 阻隔软件和硬件交互

每种丈量都触及随时刻改变的射频微波信号，这些信号一般是不行猜测的。为有用检定这些信号的特色，工程师需求一种东西，这种东西要可以发现难检作业，有用触发这些作业，把作业阻隔到存储器中，以便可以在频域、时域、调制域、核算域和码域中剖析信号行为。

实时频谱剖析仪硬件架构

安捷伦实时频谱剖析仪是在PXA的B1X选件基础上，用Xilinx的FPGA做实时信号处理所发生的新产品。如图1所示，图中是一个26.5GHz的PXA频谱剖析仪，模仿变频部分与传统频谱剖析仪共同，只是在B1X选件即160MHz剖析带宽选件里，用一块包含实时处理引擎的FPGA做实时信号处理，构成实时频谱剖析仪。这个FPGA所做的作业，其结构框图如图2所示。

图1PXA频谱剖析仪结构框图

图2FPGA实时处理引擎结构框图

FPGA内的实时处理引擎功用框图如图2所示。14位、400MHz的ADC收集的中频数据输入到FPGA,FPGA各种内核要害处理的内容如下：

1.起伏和相位校对，下变频和紧缩处理

起伏和相位校对用于校对信号途径的起伏平整度和相位线性度及其它不抱负内容。

下变频是把收集的中频信号用数字信号处理DSP下变频的方法转化为I和Q基带成分。ADC在高中频IF上进行模仿到数字转化而不是在DC或基带上进行模仿到数字转化，具有信号处理的优势，如提高杂散功能、DC按捺、动态规模等。下变频是通用的DDC原理，包含一个数字振荡器，其在关怀的中心频段上生成数字正弦和数字余弦信号。数字正弦和数字余弦信号乘以数字IF，生成I和Q基带数字信号。DDC不只用来把数字IF信号转化成基带信号，还用来进行实时频谱剖析仪中的频率微调。

紧缩处理是经过下降采样率，平衡频宽、处理时刻、记载长度和存储器运用量。奈奎斯特定理指出，关于基带信号，只需以等于关怀的最高频率两倍的速率采样即可康复信号；关于通带信号，采样率至少是带宽的两倍。400MHz的ADC数字化信号经过DDC后，关于160MHz带宽，I和Q采样率只需一半即200MSa/s。样点总数未变，但得到了两个样点集，每个样点集的有用采样率是200MSa/s，而不是速率为400MSa/s的单集。关于更窄的频宽，将进行进一步紧缩，使得对相同数量的样点得到更长的时刻记载长度。紧缩的缺陷是下降了时刻分辨率，长处是在时刻记载长度一守时减少了核算作业，下降了存储器的运用量。

在紧缩时也有必要恪守奈奎斯特定理，假如数据速率下降两倍，那么数字信号的带宽也有必要下降两倍。在下降采样率前，需求运用数字滤波器完结这一点，以防止呈现假信号。紧缩和滤波的另一个优势是在带宽下降时下降噪声。

2.实时处理和堆叠存储（Overlap Memory）

先看一下实时处理的概念，如图3所示。T是存储器里存储的数据，CALC是每帧数据处理的时刻。CALC时刻包含FFT或功率谱，均匀处理，显现改写时刻等。假如CALC时刻大于每帧的时刻，则对错实时处理，传统的频谱剖析仪即对错实时处理。CALC时刻等于或小于每帧时刻，则是实时处理。假如仅仅是等于每帧时刻，也或许会丢掉一些数据，所以需求小于每帧的时刻。

图3实时处理的概念

因为进行FFT运算时需求加窗函数，这时假如要防止因为窗口导致的数据丢掉，和要坚持起伏精度，需求堆叠存储，如图4所示。比较抱负的情况是堆叠50%，这需求CALC的时刻等于或小于每处理帧时刻的50%。