摘要：该体系是以TMS320DM642为中心，结合视频编解码芯片，并外扩展容量的存储器，完成4路视频输入与1路视频输出。本文首要介绍了根据TMS320DM642的视频监控体系的硬件规划，首要包括视频输入/输出模块的规划、电源模块的规划、外部存储器模块的规划，一起介绍了根本的硬件调试办法。该体系具有视频传输推迟短、处理速度快的长处，可运用于实时视频图画处理。
关键词：TMS320DM642;视频监控;硬件规划
导言
本体系运用DM642作为中心，具有强壮的运算才能和高速的数据通道。运用于如车牌辨认、指纹辨认、长途监控、智能化小区监控，图画算法研讨均具有其他处理器难以抗衡的作用。
1 硬件总体规划
硬件结构如图1所示。输入的视频模仿信号通过解码芯片TVP5150转化为数字信号，TMS320DM642的EDMA操控器将很多的视频数字信号存放在SDRAM内，供用户处理，然后将处理后的视频数字信号通过编码芯片SAA7121转化为PAL或NTSC规范制式的模仿电视信号输出。其间，可完成4路视频输入。
2 硬件各模块规划
2.1 TMS320DM642
本体系挑选的DSP为TMS320DM642，该处理器是专门为视频与图画运用量身定制的，能够满意各种类型视频客户端运用的需求，比如VoIP视频、视频点播(VOD)、多信道数字视频录像以及高品质视频编解码等运用。
TMS320DM642具有高速并行处理内核，主频到达600MHz，核算才能达4 800 MPIS;选用高档甚长指令字结构，使得在一个指令周期内能够并行处理8条32位的指令，片内还集成了3个带视频FIFO的高速视频口(VP0～VP2)和1个McASP音频口。
TMS320DM642内部具有64通道的EDMA，确保CPU和外部器材能够高速并行的传输数据;它的EMIFA接口数据总线宽度为64位，最高数据存取频率为133 MHz，可直接与大容量、低成本的SDRAM芯片无缝衔接。
TMS320DM642选用了两级缓存机制，CPU和一级程序高速缓存(LIP)及一级数据高速缓存(LID)直连，两块Cache别离为16 KB，作业在CPU全速拜访状况。可装备的二级缓存(L2)有256 KB，它是数据和程序共用的。
2.2 电源办理模块
电源办理模块由2部分组成：供电电路和电源监测电路。
2.2.1 供电电路
规划中选用2片TI公司的电源芯片TPS54310，别离给TMS320DM642供给Cvdd和Dvdd电压，如图2所示。
要处理Cvdd与Dvdd的上电次序问题，将TPS54310(1)的PWRGD引脚和TPS54310(2)的SS/EN引脚相连，当TPS54310(1)的输出电压到达安稳的+1.4 V后PWRGD引脚输出高电平送到TPS54310(2)的SS/EN引脚，当这个值高于1.2 V时，芯片(2)开端作业，这就确保了CPU内核的上电时刻早于I/O的上电时刻。
视频解码芯片TVP5150和编码芯片SAA7121选用+1.8 V和+3.3 V电压，因为涉及到模仿信号，因而这两个电压又分为数字(+1.8 V和+3.3 V)和模仿(+1.8 VA和+3.3 VA)两种;为了减小体系的功耗，用到的一切电平转化芯片都选用其输入容限(+5 V)内的+4.1 V电压。
规划选用TPS767D318芯片发生视频编解码时需求的+1.8VA和+3.3 VA模仿电压，通过片状铁氧体磁珠BLM18PG121SNl能够将+1.8VA转化为+1.8 V。将+5 V电压通过二极管MMBD4148降压，发生电平转化芯片所需的+4.1 V。
2.2.2 电源监测电路
规划中选用了TI公司出产的TPS3307-25芯片，它的固定复位信号时刻长达200 ms，能满意体系中一切芯片的复位需求，可监控的电压规模包括2.5 V、3.3 V，本规划中对体系中+3.3 V电压和2.5 V电压以及TPS54310(1)的PWRGD引脚(1.4 V)进行监测。如图3所示，这个监测电路供给了两种复位方法：①在电源电压降到必定的门限值以下，将强制体系进入复位状况;②能够通过MR#引脚上的按键对体系进行手艺复位。
2.3 外部存储器扩展模块
TMS320DM642的EMIFA是一个64位宽的接口，能够完成与多种同步和异步存储器的无缝衔接。EMIFA最大的总线时钟可达133 MHz。
2.3.1 EMIFA与SDRAM的接口规划
本规划中选用2片Micron公司开发的32位数据总线的MT48LC4M3282芯片组成64位数据总线与EMFI直连。衔接如图4所示。
SDRAM的地址线A[0-11]与TMS320DM642的地址线AEA[3-14]相连，因为该DSP的数据线是64位的，需求8个字节对齐，占用3位地址线，所以从TMS320DM642的地址线的第4位开端相连。两片SDRAM数据输入接口别离衔接TMS320DM642的数据线AED[0-31]和AED[32-63]。字节使能引脚DQM[0-3]衔接TMS320DM642的引脚ABE[0-7]，其间，DQM0操控DQ[0-7]字节使能，DQM1操控DQ[8-15]字节使能，DQM2操控DQ[16-23]字节使能，DQM3操控DQ[24-31]字节使能。
2.3.2 EMIFA与FLASH的接口规划
本规划选用AMD公司出产的32 MB的AM29LV033C芯片。衔接如图5所示。
AM29VL033C的输出使能(OE)和写使能(WE)与TMS320DM642的输出使能和写使能信号直接相连，AM29VL033C的芯片使能(CE)与TMS320DM642的ACE1相连，作为片选信号。8位数据总线直接与TMS320DM642数据总线相连，低19位地址总线A[18-0]与TMS320DM642的AEA[21-3]衔接，A[19-21]三地址引脚用电阻下拉，保留下今后扩展运用。
2.4 I2C总线模块
TMS320DM642集成有I2C总线接口，用于与I2C总线外设通讯。本规划中TMS320DM642便是通过I2C总线模块对TVP5150、SAA7121进行装备的。因为需求对4个TVP5150进行不同的装备，而TVP5150只要两种I2C地址，所以一路I2C总线是无法完成对4路TVP5150的装备的。
如图6所示，选用信号别离器SN74CBT3257将I2C总线信号别离成两路，结合TVP5150的地址挑选信号，别离对4路TVP5150进行装备。
2.5 视频收集模块
本规划中TMS320DM642的3个视频口均选用了8位BT.656形式。其间VP0和VP1选用了单通道方法，VP2选用了双通道方法。
视频解码芯片选用了TI公司出产的TVP5150芯片。该芯片是一款超低功耗的视频解码器，正常作业时功耗仅为115 mW，在省电形式下功耗不超越1 mW，它支撑PAL/NTSC/SECAM制式的视频信号。
视频收集部分的电路衔接如图7所示，图中只给出了1个TVP5150芯片与VP0口衔接的示意图，其他3个芯片的衔接相似。
图中TVP5150的AIP1A和AIP1B是2个模仿视频输入，支撑2路CVBS模仿信号或许1路S-Video模仿信号。图中的14.318 18 MHz时钟由CY223 81芯片供给，RESET#信号由电源监测模块供给，数据输出YOUT[7：0]与TMS320DM642的VP0[9：2]相连，SCLK引脚输出的27MHz时钟衔接到TMS 320DM642的时钟输入引脚VP0CLK0，作为视频回放时的同步时钟运用，场消隐信号VBLK衔接到TMS320DM642的VP0CTL0。
体系中运用了4片TVP5150来完成4路模仿视频的输入，TVP5150上与YOUT7复用的I2CSEL引脚通过接上拉或下拉电阻，能够进行从地址的挑选(见表1)，这样就能够将2个TVP5150芯片衔接到同一组I2C总线上去。因而体系顶用到了2组I2C总线，见I2C模块。
2.6 视频输出模块
本规划中运用TMS320DM643的VP0端口进行视频输出。视频编码芯片选用Philips公司出产的SAA7121芯片。该芯片是一款数字PAL/NTSC编码器，可将YUV数字化视频数据一起编码为NTSC/PAL制式的CVBS或S-video信号。体系的作业电压为3.3 V，能够接纳MPEG解码数据，输入数据要求契合Cb-Y-Cr次序的BT.656格局，每行720像素4：2：2 YUV复用数据。芯片包括1个同步时钟发生器和3个别离针对Y、C和CVBS的DAC，支撑400 kHz的I2C总线协议。视频输出模块的电路衔接如图8所示。
TMS320DM642的VP0口向SAA7121的MP口输出BT.656 4：2：2格局的数字视频信号，通过SAA7121芯片内部数据办理器模块别离出 Y信号和Cb、Cr信号，然后再送到相应的模数转化模块将数字视频信号变换成模仿视频信号，由CVBS(复合视频信号)或许Y、C(S-video信号)引脚输出。
2.7 时钟模块
本体系时钟源挑选了50 MHz的高精度有源晶振。规划中TMS320DM642的CLKMODE1和CLKMODE0引脚别离接高电平和低电平，因而DSP倍频因子设置成12，即TMS320DM642的作业主频为50 MHz×12=600 MHz。另一方面，挑选了133 MHz的高精度有源晶振为EMIF接口扩展SDRAM供给备用时钟。规划中TMS320DM642的ECLKINSEL1和ECLKINSEL0引脚别离接高电平和低电平，选用1/6×CPU时钟作为EMIF接口的同步时钟。
3 硬件调试
3.1 电源模块调试
焊接电源模块芯片及外围电路，输入5 V电压，测验3.3 V、1.8 V、1.4 V、4.1 V电压输出是否正常。上电后，查看各电压转化芯片是否发热，若发热则当即断开电源进行查看。
3.2 最小体系调试
在板上焊接TMS320DM642、SDRAM、FLASH、JTAG接口及各模块电路外围元件。仔细查看有无短路、断路、虚焊、漏焊、假焊等状况，无问题后上电，丈量各芯片作业电压是否正常，用示波器丈量各模块的作业时钟是否正常。使用JTAG口将硬件与核算机相连，装备好操控寄存器后，测验SDRAM读写功用是否正常，FLASH擦写功用是否正常。假如作业不正常，查看时序信号、硬件衔接等状况。
3.3 视频输入输出调试
焊接TVP5150、SAA7121及外围相关元器材。丈量各模块的作业时钟是否正常。使用TI公司供给的测验程序，测验体系能否正常地接纳4路视频并输出视频。
结语
本体系充分使用DSP的高处理速度、大数据量处理才能的特色，结合编解码芯片，完成视频的快速多路输入与输出。扩展大容量的SDRAM使用TMS320DM642本身的EDMA，能够轻松地完成大数据量的存储与搬运，便利对视频信号进行图画处理等操作。
