大致来说，软件界说无线电(SDR)是指信号链的一部分是软件的任何无线电。具体来说，它会具有以下部分或悉数特性：宽带、多频段、多形式、多数据速率、软件可重新装备，并且其数字转化(接纳或传输)会尽或许挨近天线。请注意，该描绘也适用于现代信号(频谱)分析仪等RF仪器仪表。
一般认为是德克萨斯州加兰的E-Systems(现Raytheon)公司在1984年构建了第一台软件界说的基带接纳器，而第一台软件界说的基带收发器或许是WSC-3(v)9，由E Systems加利
福尼亚州佛罗里达圣彼得堡分部在1987年为Patrick AFB规划的。1989年，Haseltine和Motorola c.又为Rome AFB开发出了更新的无线电产品Speakeasy。现代的示例包含卫星和地上无线电、军事联合战术无线电体系(JTRS)以及简直任何蜂窝或陆地移动无线电终端或基站。
从理论上来说，要使数字转化和信号处理正常作业，咱们应该具有线性时不变体系，但实践告知咱们，将一系列模仿器材连在一起后就没有这么抱负了。不过，经过精心选择元件和散布增益，您能够在坚持灵敏度的一起最大程度地扩展SDR的动态规模。并且，不论SDR是通讯接纳器基站仍是信号分析仪，都适用相同的规矩。
在一些规范通讯体系(例如，蜂窝体系)中，SDR在受控环境中作业，也便是说，规范阐明晰针对接纳器和发射器的要求，而载波则为规范添加了裕量。在其他一些体系(如军事、业余和陆地移动无线电)中，环境不受操控，也便是说，最近的发射极或许就在近邻，最远的或许刚好在视距的耳语规模内。
因而，在开端规划之前，您需求先拟定一份检查清单：
●规范有哪些要求?
●所需的最小和最大信号电平是多少?
●需求多少滤波?
●哪些图画滤波器、通道滤波器和抗混叠滤波器可用?
●滤波器中的群推迟是否会发生问题?
●您运用的是什么架构?零中频、单通道、双通道或三通道转化
●您现在怎么生成正交信号?
●在模仿仍是数字(IF采样)域中?
选择ADC自身就值得评论。ADC的动态规模可确认体系架构(反之亦然)。首要，咱们要检查信号带宽和采样频率(精确的选用频率一般由时钟和/或帧速率等数字信号处理要求确认)。为了取得ADC的满量程SNR，尤其是对高输入频率采样时，能否生成满足杰出的时钟，从而在不下降ADC的指定SNR的状况下以所需的频率采样?要使体系成为线性时不变体系，ADC有必要供给足以支撑所需信号、搅扰信号以及添加的裕量的动态规模，以支撑信号式微和AGC呼应时刻。
那么，多大的动态规模才够呢?功用最高的软件界说无线电(和RF实验室仪器)一般选用14至16位高速ADC，从而以尽或许高的频率对带宽高达250 MHz的信号采样。为了依照规范(如802.11等字母数字组合)测验频带最宽的信号，职业倾向于运用14b AD9680等双通道高速ADC在I和Q带宽等于或高于500 MHz的基带中对I和Q信号进行正交采样。一些运用程序需求更小的动态规模，因而一般运用12b的GSPS ADC(如AD9625)来“抓取”带宽为500 MHz的频谱块，并运用集成数字下变频器来调低其基带频率。
ADC的动态规模是模仿和数字滤波之间的根本权衡。更多的模仿滤波会缩小搅扰信号的起伏以及ADC的所需规模，这就有必要对所需的信号和搅扰信号进行数字转化以坚持线性体系。可是，模仿滤波并不是抱负的方法，它或许会呈现群推迟和相位。在体系等级，模仿域的很多滤波操作也意味着或许要进行很多费用昂扬的机械屏蔽作业以坚持滤波器阻隔，并且或许需求在多个IF级联多个滤波器以最大程度地削减滤波器周围漏电的状况。相反，数字滤波器具有超卓的形状因子，没有漏电，其特性近乎抱负，但需求进步ADC的动态规模以支撑信号和搅扰信号。
孰优孰劣好像清楚明了，但您有必要将接纳器规划为可在一切作业条件下坚持对ADC的线性输入。例如，这需求您将AGC的呼应时刻结合到ADC的裕量中，也便是说，答应特定数量的dB作为裕量以考虑AGC反响期间的输入信号改变，这样接纳器不会因信号电平改变而呈现过载。
此外，在UHF和微波信号中，您或许还期望针对信号式微添加额定裕量，不论这种信号式微是因为频率较低仍是信号被大楼或植物阻挠等环境条件而导致的。除此之外，您还需求考虑解调C/N比、邻道和相间通道搅扰信号以及全双工体系中或许呈现的PA馈通效应的裕量。
别的需求记住的是，窄带接纳器的AGC规模比宽带接纳器更宽。根本上，宽带接纳器会将大片频谱小起伏地上移或下移，一般小于10 dB以使其坚持在ADC的线性“窗口”中心。这与对整个蜂窝频段进行数字转化时相同。相反，窄带接纳器则高度依靠滤波以最大程度地削减通带中的信号数，但有必要能支撑更大的搅扰信号。它们一般在不受控的环境中运用，其AGC可作用于更窄的通带中的信号。
图1. ADISIMRF建模东西屏幕截图(显现直接变频接纳机)
在为接纳器规划设置级联噪声系数和截距模型时，您实际上需求为体系建模三次：一次针对最小信号电平，即最大增益下的AGC封闭电平;第2次针对最大信号电平，即最大增益衰减下的AGC敞开电平;最终一次针对接纳器的标称输入电平。您还需求在一切三种模型中考虑交调效应。走运的是，ADI的ADISIMRF(图1)等免费东西将助您一臂之力;这类东西一般内置适用于RF增益块、混频器、衰减器、巴伦、滤波器和高速转化器的模型库。
频率规划是另一项需求广泛研讨的风趣课题。您不只需求为每个混频器(图2)制造一个混频器表，并且或许还期望为发射途径制造一个相似的DAC表。此外，您还需求考虑在哪个奈奎斯特频率区域运用转化器(ADC或DAC)。体系时钟一般是帧速率的倍数(这便是1.2288 MHz和13 MHz的倍数之所以常见的原因)。走运的是，您能够运用满足高的频率(谐波不在频带规模内或方针信号上)。您需求经过精心选择体系时钟、中频和本振(LO)频率来最大程度地削减内外部搅扰，因为这些频率将得到无法预见的混频产品。
图2. 样本混频器表，显现在混频过程中发生的多种nf1 ± mf2产品，其间f1和f2分别是混频器的RF输入和本振输入频率。
针对级数和功用类型(滤波器、混频器、放大器等)设置了级联噪声系数和截距模型后，就需求履行一些端核算。
例如，您首要需求运用以下等式核算ADC的噪声系数(NF)
NF = FS+ 174 dBm – SNR –10 log10 B (at 300°K)
其间PFS是ADC的满量程输入功率(以dBm为单位)，PFS
(dBm) = 10 log10 [PFS (mW)/ 1 mW]，SNR是ADC的信噪比(以dB为单位)，以及B是要进行数字转化的带宽，需求考虑输入滤波器的噪声带宽(图3)。
图3：巴特沃兹滤波器的噪声带宽与3 dB带宽的联系。
请注意，如果您期望将所需信号加上搅扰信号进行数字转化以滤除数字域中的搅扰信号，此带宽或许比信号带宽更宽。走运的是，您能够经过对输入信号过采样来进步ADC的噪
声系数。在这种状况下，核算噪声系数的等式将变为
NF = PFS+ 174 dBm – SNR – 10 log10 B – 10 log10 [fs/2B],
其间，fs是采样时钟，B仍然是信号带宽(或要进行数字处理的带宽)。一些IF采样ADC(如AD9874和AD9864)会在带通-架构中运用过采样和噪声整形。这些ADC实际上是完好的IF子体系 – 承受IF输入并供给挨近100 dB的SNR，以及在输出时抽取的16或24位I和Q数据。
过采样并不是改进ADC噪声系数的仅有途径。您也能够运用变压器在“无噪声”增益下进步ADC的输入电压。
表1. 运用“无噪声”电压增益能够进步功用 –但不会使ADC过驱!
您需求完结的最终一个端核算是针对转化时钟的。具有(或缺少)生成低颤动时钟的才能是针对高动态规模的接纳器未在天线中放置ADC的原因地点，咱们将在下面对此进行介
绍。核算ADC理论上的SNR(作为时钟颤动的函数)的等式为SNR = 20 log10[1/(2ftj)]，其间f是正在采样的频率(以Hz为单位)以及tj是时钟颤动(以秒为单位)。
或许，给定所需的SNR(以dB为单位)和最大输入频率f (以Hz为单位)，tj= 1/(2f10[SNR/20])。
例如，在进行IF采样时，如果您期望在IF为240 MHz时对20 MHz宽的信号采样，则频率最高的采样元件将是IF加上信号带宽的一半(或250 MHz)。SNR为80 dB，最大输入频率为250 MHz时，可经过求解得出最大时钟颤动为63.66 fs。您能够仿真PLL/VCO的功用，并运用ADISIMPLL和ADISIMCLK等免费东西核算各类环路滤波器以及电路装备的颤动。凭借这些东西，您能够优化环路滤波器的规划以取得最佳相位噪声，从而最大程度地削减颤动，这种做法的价值是会添加滤波器的树立时刻，但这对高速ADC的固定频率时钟来说一般不是问题。
到现在为止，咱们现已回忆了一些旨在最大程度地扩展软件界说无线电的动态规模的电路元件、核算和仿真东西，并要点重视ADC的功用和频率规划。因为篇幅约束，咱们略去了增益和增益散布对失真的影响这一主题，但可在日后再对其进行介绍。
