DDR3内存相关于DDR2内存，其实仅仅规范上的进步，并没有真实的全面换代的新架构。DDR3同DDR2触摸针脚数目相同。可是防呆的缺口方位不同。DDR3在大容量内存的支撑较好，而大容量内存的分水岭是4GB这个容量，4GB是32位操作体系的履行上限（不考虑PAE等等的内存映像形式，因这些32位元元延伸形式仅仅过渡方法，会下降效能，不会在零售商场成为技能干流）当商场需求超越4GB的时分，64位CPU与操作体系便是仅有的解决方案，此刻也便是DDR3内存的遍及时期。DDR3 UB DIMM 2007进入商场，成为干流时刻点大都厂商估计会是到2010年。
1、逻辑Bank数量
DDR2 SDRAM中有4Bank和8Bank的规划，意图便是为了应对未来大容量芯片的需求。而DDR3很可能将从2Gb容量起步，因而开端的逻辑Bank便是8个，别的还为未来的16个逻辑Bank做好了预备。
2、封装（Packages）
DDR3由于新增了一些功用，所以在引脚方面会有所添加，8bit芯片选用78球FBGA封装，16bit芯片选用96球FBGA封装，而DDR2则有60/68/84球FBGA封装三种规范。并且DDR3有必要是绿色封装，不能含有任何有害物质。
3、突发长度（BL，Burst Length）
由于DDR3的预取为8bit，所以突发传输周期（BL，Burst Length）也固定为8，而关于DDR2和前期的DDR架构的体系，BL=4也是常用的，DDR3为此添加了一个4-bit Burst Chop（突发骤变）形式，即由一个BL=4的读取操作加上一个BL=4的写入操作来组成一个BL=8的数据突发传输，到时可经过A12地址线来操控这一突发形式。并且需求指出的是，任何突发中止操作都将在DDR3内存中予以制止，且不予支撑，取而代之的是更灵敏的突发传输操控（如4bit次序突发）。
3、寻址时序（Timing）
就像DDR2从DDR改变而来后推迟周期数添加相同，DDR3的CL周期也将比DDR2有所进步。DDR2的CL规模一般在2至5之间，而DDR3则在5至11之间，且附加推迟（AL）的规划也有所改变。DDR2时AL的规模是0至4，而DDR3时AL有三种选项，分别是0、CL-1和CL-2。别的，DDR3还新添加了一个时序参数——写入推迟（CWD），这一参数将依据具体的作业频率而定。
4、新增功用——重置（Reset）
重置是DDR3新增的一项重要功用，并为此专门预备了一个引脚。DRAM业界现已很早以前就要求增这一功用，现在总算在DDR3身上完成。这一引脚将使DDR3的初始化处理变得简略。当Reset指令有用时，DDR3内存将中止一切的操作，并切换至最少数活动的状况，以节约电力。在Reset期间，DDR3内存将封闭内涵的大部分功用，所以有数据接纳与发送器都将封闭。一切内部的程序设备将复位，DLL（推迟锁相环路）与时钟电路将中止作业，并且不答理数据总线上的任何动态。这样一来，将使DDR3到达最节约电力的意图。
5、新增功用——ZQ校准
ZQ也是一个新增的脚，在这个引脚上接有一个240欧姆的低公役参阅电阻。这个引脚经过一个指令集，经过片上校准引擎（ODCE，On-Die Calibration Engine）来主动校验数据输出驱动器导通电阻与ODT的完结电阻值。当体系宣布这一指令之后，将用相应的时钟周期（在加电与初始化之后用512个时钟周期，在退出自改写操作后用256时钟周期、在其他情况下用64个时钟周期）对导通电阻和ODT电阻进行从头校准。
6、参阅电压分红两个
关于内存体系作业非常重要的参阅电压信号VREF，在DDR3体系中将分为两个信号。一个是为指令与地址信号服务的VREFCA，另一个是为数据总线服务的VREFDQ，它将有用的进步体系数据总线的信噪等级。
7、依据温度主动自改写（SRT，Self-Refresh Temperature）
为了确保所保存的数据不丢掉，DRAM有必要守时进行改写，DDR3也不破例。不过，为了最大的节约电力，DDR3选用了一种新式的主动自改写规划（ASR，Automatic Self-Refresh）。当开端ASR之后，将经过一个内置于DRAM芯片的温度传感器来操控改写的频率，由于改写频率高的话，消电就大，温度也随之升高。而温度传感器则在确保数据不丢掉的情况下，尽量削减改写频率，下降作业温度。不过DDR3的ASR是可选规划，并不见得商场上的DDR3内存都支撑这一功用，因而还有一个附加的功用便是自改写温度规模（SRT，Self-Refresh Temperature）。经过形式寄存器，能够挑选两个温度规模，一个是一般的的温度规模（例如0℃至85℃），另一个是扩展温度规模，比方最高到95℃。关于DRAM内部设定的这两种温度规模，DRAM将以稳定的频率和电流进行改写操作。
8、部分自改写（RASR，Partial Array Self-Refresh）
这是DDR3的一个可选项，经过这一功用，DDR3内存芯片能够只改写部分逻辑Bank，而不是悉数改写，然后最大极限的削减因自改写发生的电力耗费。这一点与移动型内存（Mobile DRAM）的规划很相似。
9、点对点连接（P2P，Point-to-Point）
这是为了进步体系功用而进行了重要改动，也是与DDR2体系的一个要害差异。在DDR3体系中，一个内存操控器将只与一个内存通道打交道，并且这个内存通道只能一个插槽。因而内存操控器与DDR3内存模组之间是点对点（P2P，Point-to-Point）的联系（单物理Bank的模组），或者是点对双点（P22P，Point-to-two-Point）的联系（双物理Bank的模组），然后大大减轻了地址/指令/操控与数据总线的负载。而在内存模组方面，与DDR2的类别相相似，也有规范DIMM（台式PC）、SO-DIMM/Micro-DIMM（笔记本电脑）、FB-DIMM2（服务器）之分，其间第二代FB-DIMM将选用规范更高的AMB2（高档内存缓冲器）。不过现在有关DDR3内存模组的规范拟定作业刚开端，引脚规划还没有终究确认。
10.省电：DDR3 Module电压从DDR2的1.8V下降到1.5V，同频率下比DDR2更省电，调配SRT（Self-Refresh Temperature）功用，内部添加温度senser，可依温度动态操控更新率（RASR，Partial Array Self-Refresh功用），到达省电意图。
除了以上9点之外，DDR3还在功耗办理，多用途寄存器方面有新的规划，但由于仍入于评论阶段，且并不是太重要的功用，在此就不具体介绍了
修改：博子
