软件无线电的中心思维是以模块化、规范化的硬件功用单元构建一个具有高度灵活性、开放性的通用硬件渠道，将高速、宽带的A/D、D/A尽可能地接近天线，通过软件编程的方法完结通讯体系的各种功用，然后屏蔽不同通讯体系的差异，完结多个通讯体系的互通与兼容。数字下变频DDC(Digitial Down Conversion)是软件无线电接纳体系构成的中心，它首要是把A/D技能使用于中频信号，通过软件编程完结混频、抽取和滤波等信号处理功用，以数字化方法将中频信号搬移至基带并一起下降数据速率。
1 软件无线电数字下变频体系构建与仿真
1.1 数字下变频体系参数的确认
体系构建时，首要参阅了GSM规范的各项参数，体系输入中频信号选用频率为246 MHz、带宽为200 kHz、频偏为50 kHz的MSK调制信号，下变频后输出速率要求为1 MS/s。依据带通讯号采样定理，本体系采样率定为24 MHz。采样后原中频信号将在6 MHz处有一个频谱镜像，然后可以取本振频率为6 MHz来完结数字混频的功用。数字下变频后采样率还需完结从24 MHz到1 MHz的改变即抽取滤波器需求对数字混频后输出的信号进行24倍的抽取。
1.2 下变频体系结构规划
由以上确认的数字下变频体系各项参数可知，体系需求对数字下变频后的信号进行24倍的抽取。本文挑选了抽取滤波器四级级联的完结结构。其间榜首级CIC滤波器完结6倍抽取；第二级CIC补偿滤波器对CIC滤波器输出的信号进行补偿，并完结2倍抽取；第三级HB滤波器完结2倍抽取使命；第四级FIR滤波器不进行抽取，而是进一步低通滤波以增强输出信号的作用。这样就结构了如图1所示的软件无线电数字下变频体系。
1.3 抽取滤波器体系的完结
M、D分别为CIC滤波器的抽取倍数和微分推迟因子。可见其阻带衰减较差，难以满意一般的使用需求。故在实践使用中，往往选用多级CIC滤波器级联的结构，使阻带得到较大衰减。本文选用了6个单级CIC波滤器级联的方式。选用这种结构，带来了通带波纹的增大，对通带内的信号也发生了必定的衰减。因而，本文规划了相应的CIC补偿滤波器对CIC处理过的数据进行起伏补偿并完结2倍的抽取。据此即可规划相应的滤波器,对CIC输出的数据进行补偿和抽取处理。
在MATLAB中，规划发生特定参数的CIC补偿滤波器，将其与CIC滤波器级联后，树立相应的仿真文件，并进行Matlab仿真，得到CIC与CIC补偿滤波器的规划作用如图2所示。
从图2可以看到，CIC滤波器对数据进行了6倍的抽取，可是没有彻底滤掉稠浊的噪声频率，其输出的数据再由CIC补偿滤波器进行处理后，滤除了邻带噪声信号的频率成分，一起也完结了对数据的进一步抽取。即CIC和CIC补偿滤波器可以完结对特定参数信号的滤波与抽取。
1.3.2 HB滤波器
依据体系参数规划要求，半带滤波器的输入数据采样率Fs应为2 MHz，通带截止频率fp=0.1 MHz。通带HB滤波器的通带归一化截止频率wp、阻带截止频率ws满意如下性质：wp+ws=π，可求得其阻带截止频率等于0.9 MHz。在本文规划的数字下变频体系中，通过C%&&&&&%及其补偿滤波器处理后的数据需传给HB滤波器继续进行滤波，并进行2倍的抽取。
1.3.3 FIR滤波器
在数字下变频体系结构中，抽取滤波模块最终有一级FIR滤波器，它对前三级抽取滤波器处理过的数据进行进一步的滤波，以使输出具有更好的波形作用。FIR的输入来自HB滤波器处理后输出的数据，采样率Fs=1 MHz。本文选用了多相分布式结构规划FIR滤波器。
2 根据FPGA的DDC体系仿真
2.1 DDC体系的功用仿真
在体系功用仿真时，本体系挑选了QPSK调制信号作为输入的鼓励源。由MATLAB按体系参数发生相应的中频已调信号，对所得到的数据进行12比特量化，并对体系在参加高斯白噪声的状况进行了测验，图3给出了输入、输出信号的波形。测验时，参加高斯白噪声的状况下对应的信噪比为0 dB，即SNR=0 dB。
在图3中，调制比特流的速率为200 Kb/s，通过串并变换为I、Q两路后，码率降为100 Kb/s。在有高斯白噪声的状况下，DDC体系输出的两路正交下变频信号可以较好地与输入的I、Q调制比特流相对应，而且滤除了输入中频信号稠浊的噪声成分。由此可见，所构建的软件无线电数字下变频体系在功用上的确可以完结对特定参数的中频信号的数字下变频，并具有必定的抗噪功用。
2.2 DDC体系时序仿真
在设置了软件无线电中频数字化体系的各项约束条件并进行了归纳、布线等操作后，本文树立了相关的仿真鼓励文件，输入待处理数据，对DDC体系的时序功用进行了仿真，在Quartus II输出的数据呈现了毛刺，而且都有了必定的时延，但没有呈现时序紊乱的问题。总归，软件无线电数字下变频体系的时序根本正常，但时延较大，还有进一步优化和改善的地步。
数字下变频是软件无线电技能体系的要害组成部分,模仿中频信号通过高速ADC采样数字化后输入到数字下变频体系中，首要与数控振动模块(NCO)发生的数字本振进行混频，然后再送入到后续的抽取滤波器进行滤波和抽取，最终输出较低速率的下变频信号。本文完结了软件无线电数字下变频体系各要害模块的剖析、规划及体系全体根据FPGA的软件完结，并通过了时序和功用仿真测验，结果表明，体系可以较好地完结特定信号的数字下变频，而且具有必定的抗噪功用效。
