扫描测验是测验集成电路的规范办法。绝大部分集成电路出产测验是根据运用扫描逻辑的 ATPG(主动测验向量生成)。扫描 ATPG 是一项老练的技能，特点是成果的可猜测性高而且作用不错。它还能完结准确的缺点确诊，有助于进行剖析并改善。跟着集成电路尺度的添加而且制作工艺的规划越来越小，嵌入式紧缩被加入了扫描 DFT(可测性规划)逻辑，然后将测验时刻缩短了多个数量级。现在，嵌入式紧缩现已非常常见。
可是，当很少有或没有可用的测验仪界面时，有些设备有必要进行测验。在这种情况下，内置自我测验 (BIST) 非常有必要。最近，集成电路在安全要害型运用(如轿车运用和医疗运用)方面的添加现已带动了内置自我测验的需求添加。但越来越多的集成电路会一起需求这两种不同类型的测验。嵌入式紧缩和逻辑内置自我测验运用了相似的逻辑办法，因而经过在混合测验解决方案中同享紧缩和内置自我测验逻辑来节约 DFT 逻辑面积就变得非常合理。DFT 和每项技能的根底架构也能为其它技能带来优势。这种混合紧缩/内置自我测验解决方案不只可以节约 DFT 面积，还能带来更好的测验质量。
有了混合测验办法，你就能挑选从测验仪中供给嵌入式紧缩 ATPG 向量或在设备逻辑内置自我测验中主动运用和剖析向量。你可以凭仗在一个或多个区段中(图1)的中心控制器和同享紧缩解码器/ LFSR 和紧缩器/MISR 逻辑依照从上到下的流程刺进混合逻辑。你也可以依照从下到上的流程刺进混合逻辑，使你可以在每个区段完结逻辑刺进，包含包装器 (Wrapper) 阻隔链。具有混合测验逻辑的区段可以用于任何一种集成电路中而且逻辑内置自我测验或区块嵌入式紧缩向量可以被直接重复运用。即插即用逻辑和向量办法在尖端集成电路中节约了很多的 ATPG 时刻。
图1. 混合测验解决方案，紧缩(嵌入式决定性测验)和逻辑内置自我测验同享大部分解码器/ LFSR 和紧缩器 /MSIR 逻辑
嵌入式紧缩 ATPG 为混合解决方案中的逻辑内置自我测验带来了优势。由于嵌入式紧缩 ATPG 具有超卓的出产缺点检测功用，逻辑内置自我测验就不需求具有强壮的缺点检测才能。因而，随机向量反抗逻辑所需的测验点相应要少，然后大大削减逻辑内置自我测验面积。嵌入式紧缩的另一个优势便是低功耗测验。混合测验办法运用低功耗移位逻辑，因而用户可以在 ATPG 或内置自我测验中挑选切换活动。
同样地，混合办法中的逻辑内置自我测验为嵌入式紧缩 ATPG 带来了优势。逻辑内置自我测验为去除不知道状况而运用的 X-bounding 关于在 MISR 内生成可猜测的信号非常必要。它还能加强 ATPG 电路的可测性，尤其是在添加更多测验点的情况下。因而，混合办法中的逻辑内置自我测验根底架构可以使嵌入式紧缩 ATPG 具有更高掩盖和更少向量。ATPG 通常是缺点检测的首要办法，但有了逻辑内置自我测验，每个缺点的检测次数提高了(较高的多重检测)，因而可以加强检测。
这便是混合测验办法招引逻辑内置自我测验用户的一切理由。事实上，需求自发测验和高品质出产 ATPG 向量的轿车%&&&&&%规划师现已采用了这种办法。许多人没有意识到的是，这种办法还为 ATPG 带来了明显的优势，尽管现在还没有苛刻的逻辑内置自我测验要求。有了这种办法，老化不再需求测验仪来运用 ATPG 向量，由于用户可以运用逻辑内置自我测验，而且全体 ATPG 紧缩和向量数目可以得到改善。
