1 前语
闪存（又称FLASH，闪速存储器）是一种新式的半导体存储器，是一种不挥发性存储器NVM（Non-Volatile Memory）。它选用相似于EPROM的单管叠栅结构的存储单元，是新一代用电信号擦除的可编程ROM；既吸收了EPROM结构简略、编程牢靠的长处，又具有EEPROM用地道效应擦除的便利特性，集成度可做得很高，因此在便携式数据存储和各种图画收集记载体系中得到了广泛的运用。其首要特色有：非易失性，牢靠性高；功耗小；寿命长，可以在在线作业的状况下进行写入、读出和擦除操作，规范擦写次数可达10万次；密度大、本钱低，具有很高的容量密度，价格也在不断下降；具有抗轰动、抗冲击、温度习惯规模宽等。正是因为闪存具有上述许多长处，近年得到了快速而迅猛的开展。
全球闪速存储器的首要供货商有AMD、Atmel、Fujistu、Hitachi、Hyundai、Intel、Micron、Mitsubishi、Samsung、SST、Sharp、Toshiba。因为各自技能架构的不同，分为几大阵营，因此闪速存储也按其选用技能的不同而分为几大类：
*NOR技能——代表公司Intel，特色为擦除和写入慢、随机读快；
*NAND技能——代表公司Samsung、Toshiba，特色为随机读写慢、以页为单位接连读写快；
*AND技能——代表公司Hitachi，特色为低功耗，价格高。
*由EEPROM派生的闪速存储器。特色：介于NOR与EEPROM之间。
存储器的开展具有容量更大、体积更小、功耗更低、价格更低的趋势，这在闪速存储器职业体现得酣畅淋漓。跟着半导体制作工艺的开展，干流闪速存储器厂家选用90nm，乃至73nm的制作工艺。
借助于先进工艺的优势，闪速存储器的容量可以更大：NOR技能现已呈现512Mb的器材，NAND和AND技能现已有32Gb的器材。
芯片的封装尺度更小：从开端DIP封装，到PSOP、SSOP、TSOP封装，再到BGA封装，闪速存储器现已变得十分纤细细巧。
作业电压更低：从开端12V的编程电压，一步步下降到5V、3.3V、2.7V、1.8V单电压供电；契合国际上低功耗的潮流，更促进了便携式产品的开展。
位本钱大幅度下降：选用NOR技能的Intel公司的28F128J3价格为25美元，NAND技能和AND技能的闪速存储器现已打破10MB/2美元的价位，性价比极高。
本文中评论的是选用NAND技能的TH58NVG1S3A。
2 TH58NVG1S3A芯片
TH58NVG1S3A是Toshiba公司出产的一款闪存芯片。它的单片容量是2Gbits，选用的是NAND技能，它可以在200μｓ内完结一页2112个字节的编程操作，还可以在２ms内完结128K字节的擦除操作，一起数据区内的数据能以20MBps的速度读出。
TH58NVG1S3A大容量闪存芯片的I/O口既可以作为地址的输入端，也可以作为数据的输入／输出端，一起还可以作为指令的输入端。芯片上的写操控器能主动操控一切编程和擦除操作，包含供给必要的重复脉冲、内部承认和数据空间等。
2.1 TH58NVG1S3A芯片的性能参数
TH58NVG1S3A的首要特色如下：
•选用3.3V电源；
•芯片内部的存储单元阵列为（256+8192K）×8bits，数据寄存器和缓冲存储器均为（2K+64）×8bits；
•具有指令/地址/数据复用的I/O口；
•因为选用牢靠的CMOS移动门技能，使得芯片最大可完结100000次编程／擦除操作，该技能可以确保数据保存10年而不丢掉。
2.2 TH58NVG1S3A芯片的首要引脚阐明
TH58NVG1S3A有48个引脚，详细功用如下：
I/O0~I/O7：数据输入输出口，I/O口常用于指令和地址的输入以及数据的输入／输出，其间数据在读的过程中输入。当芯片没有被选中或不能输出时，I/O口处于高阻态。
CLE：指令锁存端，用于激活指令到指令寄存器的途径，并在WE上升沿且CLE为高电平时将指令锁存。
ALE：地址锁存端用于激活地址到内部地址寄存器的途径，并在WE上升沿且ALE为高电平时，地址锁存。
CE：片选端用于操控设备的挑选。当设备忙时CE为高电平而被疏忽，此刻设备不能回到备用状况。
RE：读使能端，用于操控数据的接连输出，并将数据送到I/O总线。只要在RE的下降沿时，输出数据才有用，一起它还可以对内部数据地址进行累加。
WE：写使能操控端，用于操控I/O口的指令写入，一起，经过该端口可以在WE脉冲的上升沿将指令、地址和数据进行锁存。
WP：写保护端，经过WP端可在电源改换中进行写保护。当WP为低电平时，其内部高电平发生器将复位。
RY/BY_N：安排妥当／忙输出，RY/BY_N的输出可以显现设备的操作状况。RY/BY_N处于低电平时，表明有编程、擦除或随机读操作正在进行。操作完结后，RY/BY_N会主动回来高电平。因为该端是漏极开路输出，所以即便当芯片没有被选中或输出被制止时，它也不会处于高阻态。
3 运用CPLD对TH58NVG1S3A操控的完结
本项目选用的CPLD是LATTICE公司的高密度在体系可编程逻辑器材ISPLSI1032E，这款CPLD有84脚和100脚两种封装方法，有64个I/O口供用户运用，内部集成6000门，有192个寄存器。可以满意规划需求。
3.1 硬件衔接
图1所示为ISPLSI1032E操控TH58NVG1S3A芯片的首要信号衔接状况。图中ADDR、DATA、CMD是体系与外部的接口信号，供给给用户运用；CLK是输入到CPLD的时钟信号（频率为20Mhz）；别的ISPLSI1032E供给6根操控线和8根数据线以完结对TH58NVG1S3A的逻辑操控和数据交换，这些对用户是不透明的。ADDR是供给给闪存的29位的地址输入线，可完结对闪存的512M×8bits单元寻址；CMD为3位输入线表明对闪存的操作状况（读、写、擦除等）；DATA 为双向8位数据线；RY/BY_N是TH58NVG1S3A的反应信号，暗示操作过程是否完毕；其他信号是TH58NVG1S3A的操控信号。
3.2 软件规划
本文运用VHDL言语对CPLD进行编程。VHDL言语具有很强的电路描绘和建模才能，能从多个层次对数字体系进行建模和描绘，运用VHDL言语对CPLD进行编程，可以将硬件作业软件化，然后大大简化了硬件规划使命，提高了规划功率和牢靠性，在言语方面具有很好的易读性；一起VHDL言语描绘的体系是以并行方法作业的，大大提高了体系的运算速度；用VHDL言语进行电子体系规划的最大长处是使咱们专致于功用的完结，而不需求对不影响功用的要素花费过多时刻和精力，缩短了产品的开发时刻。VHDL是一种规范言语，不是针对某厂家的器材，而是针对一切可编程逻辑器材，因此具有普遍性，成为最常用的硬件描绘言语。程序流程如图2 所示。其间用CMD=001表明读闪存，CMD=010表明对闪存进行写操作，CMD=100表明对闪存进行块擦除。
TH58NVG1S3A的读是按页履行的。读操作首要把00H指令写到指令寄存器作为读地址输入指令，一旦该指令被锁存，就不能在下页中写入读操作了，然后输入5个周期的地址数据到地址寄存器中进行地址译码，最终把30H写到指令寄存器作为读开端指令，可是并不是立刻就能从闪存读出数据，直到将选定页中的2112字节数据存入数据寄存器后才能从闪存输出数据，体系可以经过剖析RY/BY_N脚的输出来判别数据搬运是否完结。选定页中的2112字节数据可以在25μｓ内被存入数据寄存器中，而存入数据寄存器的数据可以很快地被读出，数据经过周期为50ns 的RE脉冲被接连输出至I/O。
TH58NVG1S3A的写操作也是按页进行的。首要输入接连数据输入指令80H，再输入5个周期的地址数据到地址寄存器中进行地址译码，之后在50ns的WE周期上升沿即将写入的2112字节数据写入数据寄存器中，最终输入主动编程指令10H开端编程。可以经过查询RY/BY_N脚的输出来判别编程是否完结。编程完结后经过输入读状况寄存器70H来承认编程操作是否成功。尽管闪存的写操作是以页为单位的，可是TH58NVG1S3A可以将一页空间（2112字节）分红8个部分（0-511，512-1023，1024-1535，1536-2047，2048-2063，2064-2079，2080-2095，2096-2111）别离操作，只是在进行写操作的时分，把要进行写操作的部分写入需求的数据，其他7个不需求进行写操作的部分有必要写“1”。
TH58NVG1S3A的擦除操作是以块为单位进行的。块地址装载将从一个块擦除指令60H开端，之后是三个周期的块地址输入，然后输入擦除指令D0H开端擦除，经过查询R/B来判别擦除操作是否完结。TH58NVG1S3A内的状况寄存器可以承认编程和擦除操作是否成功完结。在写入指令（70H）到指令寄存器后，读循环会把状况寄存器的内容在ＲＥ的下降沿输出到I/O。而在新的指令抵达前，指令寄存器将坚持读状况。
本文编程的读操作仿真波形如图3，写和擦除与读操作方法相似，不再赘述。
4 完毕语
本文的立异点是成功运用CPLD操控TOSHIBA公司新推出的2Gbits NAND FLASH芯片 TH58NVG1S3A，完结了软硬件规划，使本体系相对于传统的存储方法来说更适用于十分恶劣的环境，有十分高的牢靠性，可以接受激烈的轰动，具有较低的功耗，灵活性高，操控便利，现已成功运用于某航天项目中，并产生了很好的作用。
责任编辑：gt
