高效互连使杂乱的SoC交给变得更简单，更可猜测和更低本钱。
片上体系（soc）正日益成为一种网络，您能够在其间添加独自的知识产权（IP）模块。SoC IP模块包含处理器、内存操控器、专用子体系和 I/O——这些模块能够从互连IP平分离开来，并放入日益杂乱的SoC分区。在不久的将来，当答应电子体系进行决议计划时，需求越来越杂乱的SoC。
互连要处理SoC内部各式各样的通讯，是一种高效的IP模块集成机制。互连是SOC内部可装备性最高的IP——一般在一个项目期间会屡次更改，并且简直总是在不同项目之间变化。它在信息安全性和功用安全性方面也扮演着重要的人物，因为它承载了SoC的大部分数据，并且包含简直一切SoC内部长连线和体系级服务，包含服务质量（QoS）、可见性、物理感知和电源办理。互连能够完结多处理器SoC缓存一致性，进步高档驾驭辅佐体系（ADAS）轿车芯片和网络SOC的功用与带宽等级，并且能够在长期运转的消费类设备中完结超低功耗。
互联IP有必要不断发展，以推进立异SoC运用于新式职业，如正在鼓起的人工智能（AI）和机器学习（ML） 运用，这类运用正推进数据中心主动化和主动驾驭方面的立异。
跟着工艺尺度不断缩小，soc互连变得愈加要害。将芯片划分为可复用IP的功用电路模块，或称为“芯粒（chiplet）”，不只能够进步裸片的良品率，并且能在如今的16纳米及以下工艺中添加更多功用。凭借Chiplet集成办法，开发人员能够将多家公司开发的裸片或具有特定功用（如内存和I/O）的芯片集成在单一封装中。
什么构成了杰出的互联？
互连的巨细一般约为整个SoC的10%，但它会明显影响SoC的质量、功用和交给进展。与SoC整体预算比较，互连IP的初始答应本钱相对较小，可是“低效”互连或许会导致进程、本钱和规范问题。例如，假如互连不能在设定的方针功用封闭时序，SoC将无法满意频率规范，这或许导致规划失利。
运用于多个SoC项目的高功用互连IP需求满意多种规范，包含：
架构的灵活性– 互连有必要习惯各种拓扑架构，以完结必要的灵活性。例如，互连架构有必要具有树状结构（最适合于异构SoC）以及惯例拓扑，包含网格、环状和圆形（AI和网络SoC所需求）。互连IP也有必要能够“向下扩展”以满意IP子体系和SoC服务互连等项目的低端互连需求。
例如，仅具有角路由器交流的互连或许适用于高端网络，但不适用于移动SoC，在移动SoC中，功耗、面积和推迟最小化是非常重要的。另一方面，缺少旮旯路由器交流不利于交给高端服务器规划或人工智能/机器学习加快器 。相同，能够处理非相关性通讯但不支撑缓存一致性的互连就会束缚缓存一致性SoC架构的挑选。协议转化功用是指互连能够支撑各种IP模块通讯协议，能够最大化规划中所选用的IP模块。
功用——功用体现可分为三大类：
●频率——假如互连不能抵达方针频率，就会束缚SoC的功用。例如，假如处理器以4 GHz运转，而高速缓存一致性互连不能以2 GHz运转，则功用将遭到束缚。可是，并非SoC中的一切途径都是相同的。具有多种频率域和速率自习惯才能是至关重要的，这样各个途径能够在不同的频率下运转。究竟，当只要一些途径需求以指定的最高频率运转时，为什么要为整个互连付出高功用途径的费用？
●推迟——推迟由数据包从发动程序到方针IP模块所需的周期数决议。它依赖于互连IP的功率、抵达目的地的线路长度以及互连IP功用的物理方位。互连物理感知在16nm及以下的制程工艺中至关重要，因为有必要在RTL（寄存器传输等级）阶段尽早估计时序收敛，以防止在布局布线阶段中出现问题。
推迟和频率之间需求作一个权衡： 假如频率高，则需求更多管道，这会添加推迟。关于推迟灵敏的处理器到内存途径，最小化推迟特别重要。好消息是SoC中对推迟有严苛要求的途径相对较少，可是请记住，这些途径上的额定推迟周期一般会成为体系级SoC功用的束缚。途径越长，用于生成途径的线路越多，则有必要添加更多管道来满意时序束缚。片上网络（NoC）互连选用分布式交流，一般比选用会集穿插的混合总线形式具有更低的推迟。分布式裁定进一步缩短了交流单元之间的途径。并非一切网络都具有推迟临界性，所以互连应该为高推迟途径供给灵活性，例如，仅在SoC的初始操作期间运用的I/O IP模块。在SoC规划中，具有高推迟的途径才能能够节约连线。
●带宽/吞吐量——带宽是给定途径上数据传输的最大速率。吞吐量是指数据沿着互连途径成功传输的量。吞吐量或许遭到互连体系结构、完结拓扑和数据包协议的束缚。有用互连能够让功用尽或许挨近理论带宽的功用;低效互连会形成瓶颈。一种能够支撑8位低带宽连接到1024位高带宽的互连——以及两者之间的互连宽度——为规划人员供给最大灵活性的架构。
面积——硅在任何SoC规划中都是一个本钱要素。一个有用的衡量规范是，依照16nm制程规范，每颗SoC 中1平方毫米硅的本钱一般为10美分。运用更少的电线和栅极以及更高效的互连拓扑能够节约本钱。假如面积能削减超越5平方毫米，产值将进步，并能节约额定本钱。因为面积功率高的互连一般占SoC面积的10%左右，因而，互连面积减缩30-50%，芯片级SOC就能少用几平方毫米的硅。粗略地算，一个面积功率高的互连将在一个100平方毫米的SoC上节约大约3-5平方毫米，那么每颗SoC将节约30-50美分，这详细取决于出产功率。
功率——-在独立的消费类或物联网（IoT）设备中，功耗是必不行少的。在主动电源形式下，互连IP比CPU和GPU耗费更少的电量，但当使命完结时，这些能够快速封闭。事实上，关于大多数电池供电的体系来说，待机耗电量是电池寿数的决议要素。在没有数据通讯但时钟处于翻开状况时，妥善办理互连功耗对闲暇状况的功耗（或待机功耗）至关重要。
关于大部分时刻处于闲暇形式的电池供电体系，需求一个低功耗的互连。这个互连IP有必要通过三级时钟门来完结功率操控战略，以便轻松创立多个电源域，在一个周期内发动一个电源域，并完结低功率域穿插。关于16nm的互连功耗来说，一个合理的衡量规范是每百万个互连逻辑门的闲暇功耗小于0.5mW。
功用安全性——要害性的运用有必要契合严厉的安全规范，如轿车商场上的ISO 26262规范。为满意ISO26262中ASIL（轿车安全完整性等级）B、C和D的要求，互连IP完结要求具有弹性功用，以补偿体系级和随机性过错，抵达所需的毛病检测和维护等级。为了满意最高档其他ASIL D ，互连IP需求网络接口单元逻辑仿制、ECC（纠错码）和/或奇偶校验位数据途径维护以及数据包完整性查看。互连IP供货商还有必要能够供给功用安全手册，以及相应的剖析和操作材料，以证明互连IP适合在契合ISO26262规范的体系中运用。没有这样的文件和操作材料，就很难在终究的电子体系中判定半导体元器件。
信息安全性——功用安全可靠功用够维护soc免受制作和环境过错的影响，而信息安全功用够维护要害性芯片免受人为进犯。有用的互连有必要能够完结防火墙，该防火墙一般由规划团队装备的。当数据从SoC的某一区域传输到另一区域时，有必要供给区域阻隔功用，以完结安全性。这些互连硬件特性应与整个体系级安全计划无缝集成并增强其安全性。
出产功率——高效的互连东西可加快布置，并进步SoC规划进程的可猜测性。互联IP软件东西应包含：
- 针对客户、商场和规划目的的SoC需求和方针输入。
- 架构优化的规划探究。
- 前期SOC和互连剖析的多级建模功用。
- 针对各种SoC拓扑生成互连RTL。
- 前期时序收敛估量的物理感知。
- 主动功用验证，以便及时进行NoC验证。
- 片上可观测性和调试以完结SOC可见性。
- 主动FMEDA输出，契合ISO 26262规范，可加快功用安全剖析。
图1。片上互连有必要满意各类芯片的不同要求。（来历：Arteris IP）
IP和电子规划主动化（EDA）产品的生态体系意味着支撑ARM、Synopsys和Cadence等公司的多种IP协议。它还意味着与抢先和草创EDA供货商的仿真、模仿、验证、功用安全、建模以及布局绕线东西的集成。世界级的互连出产功率软件以及与其它IP和EDA东西的集成能够下降SoC项目的研制本钱和进展时刻。
IP本钱计算
尽管互连IP只占SoC面积的10%，但它或许导致推迟，乃至错失体系规划窗口。最好的状况就是，次优级SoC或许会导致时序问题、引发阻挠SoC运转的死锁、形成SoC子体系的数据匮乏、带宽瓶颈，以及功用缺失，这会添加不行预见解决计划的研制费用和推迟。因而，高功用和通过验证的互连对SoC规划项目的成功起着至关重要的效果。
定论
高效互联IP开发需求多年的尽力，或许需求花费7千万至1亿美金。走捷径会导致绝望，并花费很多事务本钱。为单个芯片规划互连是一个应战，但供给一个适用于多个SoC规划的广泛互连解决计划需求资金、规划和许诺。组成并留住IP团队或许会遇到应战，他们有必要是跨学科人才（架构师、硬件工程师、软件开发人员和验证工程师），并在开发项目期间坚持多年的协作。
有用的互连使交给杂乱的SoC变得更简单、更可猜测，一起下降规划本钱。SoC项目总监只需求挑选适宜的互连。
