LinkedIn导言
pxi是pci extensiON for inSTrumentation的缩写，是为了将pci总线扩展到测验仪器范畴而推出的以pci计算机部分总线为根底的模块仪器结构。pxi相对于cpci体系的一个重要特点是界说了8根触发总线，这能够完成体系中各模块间的同步和通讯。
pxi触发总线标准
pxi总线标准（pxi hardware specificaTIon）的内容依据强制性的强弱，被分为三个等级，分别是：榜首级是定则，第二级是引荐，第三级是容许。依据pxi硬件标准的要求，本触发总线接口的规划完成了标准中所界说的如下定则和引荐。
定则1：上电复位时，pxi_trig［0:7］驱动线及驱动源有必要坚持为高阻状况，直到由软件装备为输入或许输出。
定则2：pxi_trg［7：0］的i/o缓冲器应当遵从如表1所示的直流（dc）协议。
引荐1：承受或许发送触发信号的模块应该跟体系中其他7个模块互连，任何一个模块都能够作为触发信号的发送或许承受端。
引荐2：在触发运用中，假如一个模块接入某触发总线的子体系中，则它应该跟背板的pxi_star和pxi_trg［0:n-2］管脚相连，这儿n是触发总线的数目，第n－1根总线一般用来传输时钟信号。
引荐3：为了防止输入浮置，pxi模块的接口各触发总线输入端能够接一上拉电阻对其进行上拉。
引荐4：触发总线上的电平有可能是中心电平（vol
pxi触发接口完成原理图
这儿只给出一路触发总线完成的原理图，因为8路触发总线之间是独立作业的，因而，每一路都能够用相同的原理来完成，仅仅实践运用中，8路信号能够共用一些操控线罢了。一路触发总线接口的原理如图1所示。
图1所示，由n1、n2、r1、r2组成了门电路施密特触发器，其原理图如图2所示。
图2所示，vi为触发器输入端，vo为输出端，vo为反相输出端口，g1、g2为两个反相器，其阈值电压vth＝0.5vdd，且电阻r1
图1中，由t1、t2、n3和n4构成输入/输出操控部分，当ioc＝1时，t1导通，t2截止，接口作业在输入状况，由其他模块送来的触发信号送入施密特触发器进行触发；当ioc＝0时，t1截止，t2导通，接口作业在输出状况，触发信号经过本接口输出送到其他模块进行触发同步。
图1中，由t3和t4组成了一个三态输入/输出门，当体系上电复位时，gate输入低电平，两个三态门均处于高阻态，直到复位完毕，由软件操控gate信号线变为高电平，三态门导通，接口处于正常的输入/输出状况。
该触发总线接口能够经过对cpld器材进行编程来完成，直接运用原理图办法输入。为了满意如上所述定则2中关于i/o缓冲器直流特性的要求，这儿选用5v供电电源的cpld芯片。别的，因为电阻元件在cpld中不容易完成，能够选用外接电阻的办法，这也为挑选电阻参数供给了更多的自在。
责任编辑：gt
