从数十年前被创造以来，MOS晶体管的尺度现已被大大缩小。门氧化层厚度、通道长度和宽度的下降，推动了全体电路尺度和功耗的大大削减。因为门氧化物厚度的减小，最大可容许电源电压下降，而通道长度和宽度的减缩则缩小了产品的外形并加快了其速度功能。这些改善推动了高频率CMOS轨到轨输入/输出放大器的功能开展，以满意当今体系设计者关于某种新式模仿电路日益添加的需求，这种电路有必要可以以和数字电路相同低的电源电压进行作业。
本使用笔记回答了有关最新一代CMOS轨到轨放大器的一些共同问题。文章一开始大致评论并叙述了传统电压反应和电流反应放大器电路的拓扑，以及导致反应放大器振动的最常见原因。为了便利剖析和评论，咱们将CMOS轨到轨放大器电路分红4大块：输入、中心增益、输出和反应网络阶段。文中将展现每个阶段受频率影响的增益和相位移，随后展现并评论一个包含了一切4大根本电路区块的完好体系仿真。而第二部分则将展现并评论三种用于处理放大器振动问题的运用计划的机制、各方面的折衷和优势。
电压反应放大器
图1展现了一个EL5157的简化计划 － 这是一款十分盛行的高带宽电压反应放大器。这一计划选用一个经典的差分输入阶来驱动折叠的Cascode第二阶，由第二阶在高阻抗增益节点大将输入阶的差分电压转换成一个电流，该电流跟着放大器的高电压增益而完成。从本质上来讲，在高阻抗节点上变成一个输出信号的第二阶电流源输出阻抗会添加任安在信号通道晶体管内发生的电流距离。输出阶是一个推挽式AB级缓冲器，将高电压增益缓冲成放大器的单端输出。
图1：电压反应放大器
输出感应
感应器是一种阻抗受频率影响的电子元器件：低频率时其阻抗较低，高频率时阻抗则升高。“抱负的”运算放大器输出阻抗是零，但在实践中放大器的输出阻抗是感应式的，就像感应器相同会跟着频率的添加而添加。图2展现了EL5157的输出阻抗。使用运算放大器的使用中所常常遇到的一个应战，便是驱动一个电容性负载。之所以具有应战性，是因为运算放大器的感应输出会与电容性负载联合生成一个LC谐振回路拓扑，而在这个拓扑中电容性负载会与感应式驱动阻抗一同，当反应环绕回路封闭时形成额定的相位滞后。相位余度的缩小有或许导致放大器的振动。在振动时，放大器会变得十分热，乃至或许自毁。要处理这一问题，有多种十分闻名的计划。
责任编辑：gt
