触发器电路简介
触发器有许多品种，这儿首要论说D触发器。D触发器是CMOS数字集成电路单元中时序逻辑电路中的重要组成部分之一，学习D触发器具有十分重要的含义，能够协助了解数字集成电路的单元。
D触发器归于时钟操控触发器，一般来说，时钟操控的触发器能够分红三大类： 第一类时钟操控触发器要求时钟信号的脉冲宽度小于触发器的传输推迟，即，时钟信号先为高，接着有必要在触发器的输出状况改动之前变为低。
第二类时钟操控触发器的特点是，时钟信号为高电平时触发器改动输出状况，一般称这种触发器为电平灵敏触发器（锁存器Latch）。
第三类触发器的特点是边缘触发，时钟信号的上升/下降沿会使触发器改动输出状况（寄存器Register）。
D触发器（data flip-flop）也称为坚持-堵塞边缘D触发器，由六个与非门组成，其电路图及其逻辑符号如下图所示。其间G1和G2构成根本的RS触发器，G3和G4构成时钟操控电路，G5和G6组成数据输入电路。因为 分别为复位端和置位端，在剖析D触发器作业原理时均视为高电平，以保证不影响电路作业。
D触发器作业原理
边缘D 触发器：
负跳沿触发的主从触发器作业时，有必要在正跳沿前参加输入信号。如果在CP 高电平期间输入端呈现搅扰信号，那么就有可能使触发器的状况犯错。而边缘触发器答应在CP 触发沿来到前一会儿参加输入信号。这样，输入端受搅扰的时刻大大缩短，受搅扰的可能性就降低了。边缘D触发器也称为坚持-堵塞边缘D触发器。
电路结构： 该触发器由6个与非门组成，其间G1和G2构成根本RS触发器。
作业原理：
SD 和RD 接至根本RS 触发器的输入端，它们分别是预置和清零端，低电平有用。当SD=0且RD=1时，不管输入端D为何种状况，都会使Q=1，Q=0，即触发器置1；当SD=1且RD=0时，触发器的状况为0，SD和RD一般又称为直接置1和置0端。咱们设它们均已参加了高电平，不影响电路的作业。作业进程如下：
1.CP=0时，与非门G3和G4封闭，其输出Q3=Q4=1，触发器的状况不变。一起，因为Q3至Q5和Q4至Q6的反应信号将这两个门翻开，因而可接纳输入信号D，Q5=D，Q6=Q5=D。
2.当CP由0变1时触发器翻转。这时G3和G4翻开，它们的输入Q3和Q4的状况由G5和G6的输出状况决议。Q3=Q5=D，Q4=Q6=D。由根本RS触发器的逻辑功用可知，Q=D。
3.触发器翻转后，在CP=1时输入信号被封闭。这是因为G3和G4翻开后，它们的输出Q3和Q4的状况是互补的，即必定有一个是0，若Q3为0，则经G3输出至G5输入的反应线将G5封闭，即封闭了D通往根本RS 触发器的途径；该反应线起到了使触发器坚持在0状况和阻挠触发器变为1状况的效果，故该反应线称为置0坚持线，置1堵塞线。Q4为0时，将G3和G6封闭，D端通往根本RS触发器的途径也被封闭。Q4输出端至G6反应线起到使触发器坚持在1状况的效果，称作置1坚持线；Q4输出至G3输入的反应线起到阻挠触发器置0的效果，称为置0堵塞线。因而，该触发器常称为坚持-堵塞触发器。总归，该触发器是在CP正跳沿前承受输入信号，正跳沿时触发翻转，正跳沿后输入即被封闭，三步都是在正跳沿后完结，所以有边缘触发器之称。与主从触发器比较，同工艺的边缘触发器有更强的抗搅扰才干和更高的作业速度。功用描绘
1.状况搬运真值表
2.特征方程 Qn+1=D
3.状况搬运图
脉冲特性：
1.树立时刻：由图7.8.4坚持堵塞触发器的电路可见，因为CP信号是加到门G3和G4上的，因而在CP上升沿抵达之前门G5和G6输出端的状况有必要稳定地树立起来。输入信号抵达D端今后，要经过一级门电路的传输推迟时刻G5的输出状况才干树立起来，而G6的输出状况需求经过两级门电路的传输推迟时刻才干树立，因而D端的输入信号有必要先于CP的上升沿抵达，而且树立时刻应满意： tset≥2tpd。
2.坚持时刻：由图7.8.4可知，为完成边缘触发，应保证CP=1期间门G6的输出状况不变，不受D端状况改动的影响。为此，在D=0的情况下，当CP上升沿抵达今后还要等门G4输出的低电平返回到门G6的输入端今后，D端的低电平才答应改动。因而输入低电平信号的坚持时刻为tHL≥tpd。在 D=1的情况下，因为CP上升沿抵达后G3的输出将G4封闭，所以不要求输入信号持续坚持不变，故输入高电平信号的坚持时刻tHH=0。
3.传输推迟时刻：由图7.8.3不难推算出，从CP上升沿抵达时开端核算，输出由高电平变为低电平的传输推迟时刻tPHL和由低电平变为高电平的传输推迟时刻tPLH分别是：tPHL=3tpd tPLH=2tpd
4.最高时钟频率：为保证由门G1～G4组成的同步RS触发器能可靠地翻转，CP高电平的持续时刻应大于 tPHL，所以时钟信号高电平的宽度tWH应大于tPHL。而为了鄙人一个CP上升沿抵达之前保证门G5和G6新的输出 电平得以稳定地树立，CP低电平的持续时刻不该小于门G4的传输推迟时刻和tset之和，即时钟信号低电平的宽度tWL≥tset+tpd，因而得到：
最终阐明一点，在实践集成触发器中，每个门传输时刻是不同的，而且作了不同方法的简化，因而上面评论的成果仅仅一些定性的物理概念。其实在参数由试验测定。
集成触发器：
集成D触发器的定型产品品种比较多，这儿介绍双D触发器74HC74，实践上，74类型的产品品种较多，比方还有7474、74H74等。
经过图7.8.5中的逻辑符号和D触发器74HC74的逻辑功用表咱们能够看出，HC74是带有预置、清零输入，上跳沿触发的边缘触发器。
综上所述，对边缘D触发器概括为以下几点：
1.边缘D触发器具有接纳并回忆信号的功用，又称为锁存器； 2.边缘D触发器归于脉冲触发方法； 3.边缘D触发器不存在约束条件和一次改动现象，抗搅扰性能好，作业速度快。
D触发器作业原理
主从JK触发器是在CP脉冲高电平期间接纳信号，如果在CP高电平期间输入端呈现搅扰信号，那么就有可能使触发器发生与逻辑功用表不符合的过错状况。边缘触发器的电路结构可使触发器在CP脉冲有用触发沿到来前一会儿接纳信号，在有用触发沿到来后发生状况转化，这种电路结构的触发器大大提高了抗搅扰才干和电路作业的可靠性。下面以坚持堵塞D触发器为例介绍边缘触发器的作业原理。
坚持堵塞式边缘D触发器的逻辑图和逻辑符号如图9-7所示。该触发器由六个与非门组成，其间G1、G2构成根本RS触发器，G3、G4组成时钟操控电路，G5、G6组成数据输入电路。和分别是直接置0和直接置1端，有用电平为低电平。剖析作业原理时，设和均为高电平，不影响电路的作业。电路作业进程如下。
图9-7 坚持堵塞型D触发器
① CP=0时，与非门G3和G4封闭，其输出为1，触发器的状况不变。一起，因为至G5和至G6的反应信号将这两个门G5、G6翻开，因而可接纳输入信号，使=，==。
② 当CP由0变1时，门G3和G4翻开，它们的输出和的状况由G5和G6的输出状况决议。==，==。由根本RS触发器的逻辑功用可知，=。
③ 触发器翻转后，在CP=1时输入信号被封闭。G3和G4翻开后，它们的输出和的状况是互补的，即必定有一个是0，若为0，则经G4输出至G6输入的反应线将G6封闭，即封闭了D通往根本RS触发器的途径；该反应线起到了使触发器坚持在0状况和阻挠触发器变为1状况的效果，故该反应线称为置0坚持线，置1堵塞线。G3为0时，将G4和G5封闭，D端通往根本RS触发器的途径也被封闭；G3输出端至G5反应线起到使触发器坚持在1状况的效果，称作置1坚持线；G3输出端至G4输入的反应线起到阻挠触发器置0的效果，称为置0堵塞线。因而，该触发器称为坚持堵塞触发器。
