2004年5月
数字化技能正在极大地改变着咱们的日子和体会。作为数字化技能的柱石，数字信号处理(DSP)技能现已、正在、而且还将在其间扮演一个不可或缺的人物。DSP的中心是算法与完结，越来越多的人正在知道、了解和运用它。因而，理性地点评DSP器材的优缺点，及时了解DSP的现状以及开展趋势，正确运用DSP芯片，才有或许真实发挥出DSP的效果。
DSP器材与算法
DSP(数字信号处理器)作为一种微处理器，其规划的起点和通用CPU以及MCU等处理器是不同的。DSP是为完结实时数字信号处理使命而规划的，算法的高效完结是DSP器材的规划中心。DSP在体系结构规划方面的许多考虑都能够追溯到算法本身的特色。咱们能够经过调查一个FIR滤波器的I/O联系，即，来了解这两者之间的对应联系，如表1所示。
经过表1，可看出DSP器材和算法之间的必然联系。这不仅是芯片规划人员有必要考虑的问题，也是芯片运用者有必要了解的。
现代数字信号处理器的特色和开展趋势
DSP器材的开展，有必要统筹3P的要素，即功用 (performance) 、功耗 (power consumption) 和价格 (price)。总的来说，跟着VLSI技能的高速开展，现代DSP器材在价格明显下降的一起，依然保持着功用的不断进步和单位运算量的功耗不断下降。下面咱们首要以TI公司的DSP为例来阐明现代DSP芯片的一些特色和开展趋势。
经过并行进步DSP芯片的功用
传统的DSP芯片经过选用乘加单元和改进的哈佛结构，使其运算才能大大超越了传统的微处理器。一个合理的推论是：经过增加片上运算单元的个数以及相应的衔接这些运算单元的总线数目，就能够成倍地进步芯片的整体运算才能。当然，这个推论有两个前提条件有必要满意：首先是存储器的带宽有必要能够满意由于总线数目增加所带来的数据吞吐量的进步；别的，多个功用单元并行作业所触及的调度算法其复杂度有必要是可完结的。
1997年，TI发布了依据VLIW (超长指令字) 体系结构的C62x DSP内核。它在片内集成了两组彻底相同的功用单元，各包含一个ALU(算术及逻辑单元)、一个乘法单元、一个移位单元和一个地址发生单元。这8个功用单元经过各自的总线与两组寄存器组衔接。抱负情况下，这8个功用单元能够彻底并行，然后在单周期内履行8条指令操作。VLIW体系结构使得DSP芯片的功用得到了大幅进步。在此基础上，TI又发布了C64x DSP内核，其首要改进之处在于进一步加宽了寄存器组与内存之间的总线宽度，以及改进了单个功用单元关于SIMD (单指令多数据) 操作的支撑等。图1分别给出了C62x和C64x DSP内核的数据途径示意图。
VLIW结构对功用单元选用静态调度的战略，DSP内部只完结简略的指令分发，调度算法的完结能够由编译器完结，用户也能够经过手艺编写汇编代码的方式完结自主调度。其优点是DSP芯片的运用难度大大下降。经过运用高效的C言语编译器，普通用户也能够开发出具有较高功率的DSP运转程序。
存储器构架的改变
跟着芯片主频的不断攀升，存储器的拜访速度日益成为体系功用进步的瓶颈。在现有的制作工艺下，片上存储单元的增加将导致数据线负载电容的增加，影响到数据线上信号的开关时刻，这意味着片上高速存储单元的增加将是非常有限的。为了处理存储器速度与CPU内核速度不匹配的问题，高功用的CPU遍及选用Cache(高速缓存)机制，新的DSP芯片也开端选用这种结构。以TI的C64x DSP为例，它选用两级Cache的结构，如图2所示。L1 Cache分为独立的程序缓存 (L1P) 和数据缓存 (L1D) ，其巨细各为16KBytes，拜访速度与DSP内核的运转时钟相匹配，L2 Cache则选用一致的方式办理，其巨细从256KB到1MB不等，拜访速度比较L1 cache大大下降。L2 Cache经过DMA与外部低速的存储器材进行数据交换。为增加Cache的命中率，C64x的Cache还选用了多途径的结构方式。研讨标明，在许多情况下，选用这种多级缓存的架构能够到达选用彻底片上存储器结构的体系约80％的履行功率。可是，选用Cache机制也在必定程度上增加了体系履行时刻的不确定性，其关于实时体系的影响需求用户认真地加以分析和点评。
Cache关于DSP芯片仍是一个比较新的概念。DSP开发人员需求更深化地了解Cache的机制，相应地对算法的数据结构、处理流程以及程序结构等做出调整，以进步Cache的命中率，然后更有效地发挥Cache的效果。
SoC的趋势
关于特定的终端使用，SoC (体系芯片) 能够统筹体积、功耗和本钱等许多要素，因而逐步成为芯片规划的干流。DSP器材也逐步从传统的通用型处理器中别离出更多的直接面向特定使用的SoC器材。这些SoC器材多选用DSP+ARM的双核结构，既能够满意中心算法的完结需求，又能够满意网络传输和用户界面等需求。一起，越来越多的专用接口以及协处理器被集成到芯片中，用户只需增加很少的外部芯片，即可构成一个完好的使用体系。以TI公司为例，其推出的面向第3代无线通信终端的OMAP1510芯片等，面向数码相机的DM270芯片等，面向专业音频设备的DA610芯片等，面向媒体处理的DM642芯片等，都是SoC的典型比如。
DSP器材的使用
世界上没有完美的处理器，DSP不是全能的。DSP器材的特色使得它特别适宜嵌入式的实时数字信号处理使命。
实时的概念
实时的界说因详细使用而异。一般来说，关于逐样本 (sample-by-sample) 处理的体系，假如对单次样本的处理能够在相邻两次采样的时刻距离之内完结，咱们就称这个体系满意实时性的要求。即：tproess>tsample，其间，tproess代表体系对单次采样样本的处理时刻，tsample代表两次采样之间的时刻距离。举例来说，某个体系要对输入信号进行滤波，选用的是一个100阶的FIR滤波器，即。假定体系的采样率为1KHz，假如体系在1ms之内能够完结一次100阶的FIR滤波运算，咱们就以为这个体系满意实时性的要求。假如采样率进步到10KHz，那么实时性条件也相应进步，体系有必要在0.1ms内完结一切的运算。需求留意，tproess还应当考虑各种体系开支，包含中止的呼应时刻，数据的吞吐时刻等。
正确理解实时的概念是很重要的。工程完结的原则是“因地制宜”，即从工程的实践需求动身规划体系，挑选最适宜的计划。关于DSP的工程完结而言，脱离体系的实时性要求，盲目挑选高功用的DSP器材是不科学的，由于这意味着体系复杂度、可靠性规划、生产工艺、开发时刻、开发本钱以及生产本钱等方面不必要的开支。从这个视点而言，即便体系开发成功，整个工程项目或许依然是失利的。
嵌入式使用
嵌入式使用对体系本钱、体积和功耗等要素灵敏。DSP器材在这些方面都具有可比的优势，因而DSP器材特别适宜嵌入式的实时数字信号处理使用。反过来，关于某一个详细的嵌入式的实时数字信号处理使命，DSP却往往不是仅有的，或者是最佳的处理计划。咱们看到，越来越多的嵌入式RISC处理器开端增强数字信号处理的功用；FPGA厂商为DSP使用所做的尽力一向没有中止过；针对某项特定使用的ASIC/ASSP器材的推出时刻也越来越快。开发人员面对的问题是怎么依据实践的使用需求客观地点评和挑选处理器材。表2对给出了这些器材之间的一些扼要比照。
从表中能够看出，DSP实践上是一种比较折衷的处理计划。以媒体处理使用为例，现行的国际规范较多，包含MPEG1/2/4、H261/3/4等，各种规范在一段时刻内共存，新的规范还在不断涌现。假如体系规划需求统筹完结功用和多规范的适应性，DSP或许是一个较好的挑选。可是，假如使用比较固定，对价格又特别灵敏，选用专用的ASIC芯片或许就会愈加适宜。
算法是DSP使用的中心
跟着DSP器材的开展，DSP体系开发的首要作业现已转向软件开发，软件开发将占有约80％的作业量，有必要引起满足的注重。别的，在现在的现状条件下，算法是咱们中心知识产权的首要表现，也是产品竞争力的首要要素。因而在最终，笔者依然期望着重：算法是DSP使用的中心。
作者：清华大学生物医学工程系 张辉 胡广书
