MSP430内部分为三种时钟MCLK(体系主时钟)、ACLK(辅佐时钟)和SMCLK(子体系时钟),能够依据运用的外设不同及实际情况恰当挑选和调理时钟的频率。在降低功耗上,能够尽可能地使频率下降,分频后再给外设。
1:关于MSP430F4XX序列来说,它有3个可用的时钟来历,XT1(低速),XT2(高速),DCO.
2:由上面3个时钟源,能够构成4个时钟信号。
3:假如只接一个晶振,则有必要接在XT1(低速)上。
4:PUC上电的时分,SMCLK和MCLK默许由DCO供给。
5:假如装备MCLK由XT1(低速)或 XT2(高速)供给,则当这两个晶振犯错的时分,MCLK会主动切换到
6:XT1(低速),XT1(高速),XT2(高速),DCO犯错的时分,都会置位OFIG,一起PUC上电也会置位OFIG,而当OFIG置位的时分,MCLK会主动切换到DCO。所以,假如一上电就装备MCLK为XT2(高速),这样是不会起作用的,由于它现已切换到了DCO。要切换到XT2(高速),有必要等候,直到OFIG清零,然后才能够手动设置MCLK为XT2(高速),这时才会收效。
7:假如由于装备原因此形成DCO犯错,一起OFIG置位,MCLK此刻依然由DCO供给,以确保指令的持续履行。
8:DCO和FLL是两个东西,FLL是用来安稳DCO的输出频率。