假如规划师能够在开发进程前期就满意依据FPGA的规划，提出的功耗要求和约束条件，那么在体系的终究完结阶段就能构成极具竞争力的优势。但是，依据整个技能文献中这种自我暗示式的重复祷告，今日依据FPGA的体系中还有什么会使得彻底遵从这个主张变得不切实际或过于困难呢？尽管能够运用各种开发东西，如专门针对FPGA项目开发的前期功耗预估器和功耗剖析器，但对电源规划师来说，在规划进程前期就考虑最坏状况而不是最佳状况的电源体系是有优点的，因为在许多方面仍有太多的不确定性，比如在硬件规划完结和功耗能够丈量之前，静态小电流状况与全速作业状况之间的动态负载要求将怎么动摇。
选用并行工程（CE）技能，能够为在项目中运用FPGA器材的开发团队，供给一种快速方便地在当时规划的处理功用、资料清单（BOM）本钱和功率之间寻觅和完结最有用平衡的办法吗？了解并行工程怎么影响一个团队的规划作业，以及它怎么影响开发团队从项目一开端就处理FPGA及体系其余部分的电源要求的才能，都有助于答复这个问题（参阅副标题“并行工程”）。
并行工程，是一种有助于规划团队愈加快速地发现和处理一同协作发生终究规划的各门科目之间假定脱节问题的机制。任何开发团队在规划开端就彻底正确地取得一个杂乱体系的悉数要求根本上是不或许的——因而尽或许早地发现、判别和抛弃假定与规划决议计划的脱节、并用能够以或许最低的本钱辅导项目更挨近抱负成果的条件与决议计划来替代是愈加高效的一种办法。
后期规划阶段和最坏状况下，FPGA电源体系规划的杂乱性和潜在结果足以证明选用并行工程办法的合理性吗？为了答复这个问题，咱们需求了解：FPGA电源体系规划师面对的规划杂乱性和不确定性本源是什么，这些原因怎么影响他们在规划电源时有必要做出的权衡决议计划？
杂乱性和不确定性
规划团队中的每位成员都在阅历杂乱性和不确定性的添加——走运的是，进步集成度和笼统水平多少能够下降一些杂乱性和不确定性，并有助于将全体杂乱性坚持在人类规划师能够了解和敷衍的范围内。正如任何会在规划后期添加其影响力的科目相同，上游规划假定与决议计划或许会构成额定的杂乱性与不确定性来历，假如能够较早地和谐与沟通，能够最大程度地减小这些杂乱性与不确定性。
电源规划是在杂乱性日益添加的体系中这些潜在的下流科目之一。在本例中，让咱们从电源规划师的视点看一下杂乱性和不确定性的来历。影响电源规划的两个要害FPGA要素是电压和电流要求。
FPGA电压要求趋势正在推升杂乱性，因为它们要求日益增多的电源轨。今日的高端FPGA不再仅仅需求两个电源轨用于内核和I/O单元以及或许第三个电源轨用于辅佐功用，而是要求十个以上的外部驱动电源轨。
为什么需求的电源轨数量添加得如此明显呢？SRAM单元或许要求比内部逻辑门略微高一点的电压，以保证牢靠的全速作业，一起还需较低的电压用于待机方式。工业标准会避免不同的I/O单元同享相同的电源轨，然后添加所需的电源轨数量，因为它们或许将不同的I/O单元和物理收发接口锁定到具有不同电源噪声极限和电压值的不同电源。举例来说，以太网作业时的I/O电压或许不同于I2C总线。一种是板上总线，另一种是外部总线，但两者都能够用FPGA完结。削减颤动或进步灵敏电路（如低噪声放大器、锁相环、收发器和精细模仿电路）的噪声余量，也或许添加对更多电源轨的需求，因为它们无法与较高噪声元件同享相同的电源轨，即便它们作业在相同的电压。
除了要求日益增多的电源轨外，当时FPGA的作业电压也要比曾经的FPGA低，因为这有助于下降功耗，进步集成度，但也添加了杂乱性，因为电源有必要能够坚持越来越严厉的电压容差要求（见图1）。举个比如，自从用130nm工艺出产FPGA以来，依据28nm技能节点的FPGA的内核电压纹波容差的揭露起伏现已下降了一半还多。差错预算百分比现已从5%下降到3%，并正在向2%跨进。坚持电压容差要求与了解并满意FPGA电流要求有关。
FPGA电流特征趋势正在推进杂乱性的进步，因为FPGA中更高的密度和包括的外设/功用/IP模块的数量正在呈摩尔定律添加——每两代工艺节点比较，相同面积的硅片所包容的模块数量根本要翻倍。尽管供给给FPGA的电压是固定的，但每个电压的作业电流不是固定的，会依据FPGA逻辑的完结办法改变而发生动摇。
当内部逻辑门块或I/O单元在高利用率和低利用率之间转化时，电流动摇反常剧烈。跟着FPGA切换到更高的处理速率，耗费电流将添加，电压将趋于下降。一个好的电源规划要避免压降超越电压瞬时门限。相同，当FPGA切换到较低处理速率时，电流耗费将下降，电压将趋于进步，电源规划应避免其超越相应的门限。总归，或许会本质影响电源规划的许多不确定性源自FPGA规划师怎么在FPGA上完结体系。
这类不确定性特别影响FPGA体系，部分原因是因为运用FPGA的要害特性之一是，规划师能够创立任何巨细的处理资源和恣意数量的冗余处理资源，以便与软件可编程处理器比较能用较短的时刻和/或较低的功耗处理他们的问题。因而，尽管软件可编程处理器具有能够一起操作的有限处理资源，但FPGA供给了创立专门的、最优的和定制的处理资源的时机，不过要求定制的电源规划。
供电
了解和办理FPGA规划师怎么在规划周期前期在FPGA上完结高处理状况和低处理状况之间的转化，将明显影响电源规划师优化电源规划和满意体系功耗要求的可选办法。FPGA中的每个电源轨没有要求也没有必要选用独立的电源，因为这样会添加本钱，占用太多名贵的电路板空间。相反，电源规划师能够运用分布式电源网络，由降压稳压器将体系电源降下来，然后分配给各个负载点稳压器再供给每个电压轨。每个稳压器规划供给安稳的输出电压，只需保证输入电压和输出负载电流在规划范围内。
有两种根本类型的稳压器：线性型和开关型。与开关稳压器比较，线性稳压器更简单完结，能够供给更小噪声或更小电压纹波的更安稳输出，而且运用本钱更低，占用的电路板面积更小。但是，它们的电源转化功率要比开关稳压器低许多，特别是当输入输出压差较大时。例如运用线性稳压器从5V发生1V，其转化功率只要20%，比开关稳压器的近85%转化功率低得多。
转化功率是指输出功率与输入功率之比，较低的功率意味着稳压器在耗费功率，而不是FPGA在耗费功率。因而关于具有大作业电流的FPGA运用来说，开关稳压器比线性稳压器更适合。一些高端FPGA体系的快速I/O节点电流可达80A。别的，因为糟蹋的功耗引起的温升将影响用于保持体系元件功用的散热器或空气对流所需的空间。一般来说，假如没有空气对流，每平方英寸铜耗散1W的功率将导致温度升高10℃。
尽管开关稳压器的成效比线性稳压器大得多，但它有噪声问题，即具有更大的电压纹波，因而给电源规划师添加了缩小容差门限的应战。在电路板上正确放置开关稳压器材是尽量减小电气噪声的要害，而其体积稍大的元件又添加了这种应战性。
因而，在规划进程中足够早地了解有关功耗预算方面的正确常识，有助于电源规划师合理安排正确的电路板方位和电路板空间，以便运用更高效的开关稳压器，或更好地运用较低功率的线性稳压器。
前期规划
大部分FPGA功耗取决于FPGA规划师在体系开关频率、输出负载、供电电压、互连数量、互连开关百分比以及逻辑与互连模块结构方面的完结挑选。这些挑选反过来又影响电源规划师的判别和在体系规划方面的权衡，从而或许影响终究体系功用。
走运的是，FPGA电源规划师有多种东西和技能能够用来在规划进程前期剖析电源问题。举例来说，大多数FPGA供货商供给的前期功耗预估器和功耗剖析器可协助规划师树立功耗预算。规划师能够运用依据软件的前期功耗预估器——根本上是美化过或文字方式的电子表格——在规划进程前期搜集逻辑规划和作业速率的值与假定条件，然后估量体系各个部分将运用多少功耗。
