文章转自ADI官网，版权归属原作者一切
串行外设接口(SPI)是微操控器和外围IC（如传感器、ADC、DAC、移位寄存器、SRAM等）之间运用最广泛的接口之一。本文先扼要阐明SPI接口，然后介绍ADI公司支撑SPI的模仿开关与多路转换器，以及它们怎么协助削减体系电路板规划中的数字GPIO数量。
SPI是一种同步、全双工、主从式接口。来自主机或从机的数据在时钟上升沿或下降沿同步。主机和从机可以一同传输数据。SPI接口可以是3线式或4线式。本文要点介绍常用的4线SPI接口。
接口
4线SPI器材有四个信号：
- 时钟(SPI CLK, SCLK)
- 片选(CS)
- 主机输出、从机输入(MOSI)
- 主机输入、从机输出(MISO)
发生时钟信号的器材称为主机。主机和从机之间传输的数据与主机发生的时钟同步。同I2C接口比较，SPI器材支撑更高的时钟频率。用户应查阅产品数据手册以了解SPI接口的时钟频率规范。
SPI接口只能有一个主机，但可以有一个或多个从机。图1显现了主机和从机之间的SPI衔接。
来自主机的片选信号用于挑选从机。这通常是一个低电平有用信号，拉高时从机与SPI总线断开衔接。当运用多个从机时，主机需求为每个从机供给独自的片选信号。本文中的片选信号始终是低电平有用信号。
MOSI和MISO是数据线。MOSI将数据从主机发送到从机，MISO将数据从从机发送到主机。
数据传输
要开端SPI通讯，主机有必要发送时钟信号，并经过使能CS信号挑选从机。片选通常是低电平有用信号。因而，主机有必要在该信号上发送逻辑0以挑选从机。SPI是全双工接口，主机和从机可以别离经过MOSI和MISO线路一同发送数据。在SPI通讯期间，数据的发送（串行移出到MOSI/SDO总线上）和接纳（采样或读入总线(MISO/SDI)上的数据）一同进行。串行时钟沿同步数据的移位和采样。SPI接口答使用户灵敏挑选时钟的上升沿或下降沿来采样和/或移位数据。欲承认运用SPI接口传输的数据位数，请参看器材数据手册。
时钟极性和时钟相位
在SPI中，主机可以挑选时钟极性和时钟相位。在闲暇状况期间，CPOL位设置时钟信号的极性。闲暇状况是指传输开端时CS为高电平且在向低电平改变的期间，以及传输完毕时CS为低电平且在向高电平改变的期间。CPHA位挑选时钟相位。依据CPHA位的状况，运用时钟上升沿或下降沿来采样和/或移位数据。主机有必要依据从机的要求挑选时钟极性和时钟相位。依据CPOL和CPHA位的挑选，有四种SPI形式可用。表1显现了这4种SPI形式。
| SPI 形式 | CPOL | CPHA | 闲暇状况下的时钟极性 | 用于采样和/或移位数据的时钟相应 |
| 0 | 0 | 0 | 逻辑低电平 | 数据在上升沿采样，在下降沿移出 |
| 1 | 0 | 1 | 逻辑低电平 | 数据在下降沿采样，在上升沿移出 |
| 2 | 1 | 1 | 逻辑低电平 | 数据在下降沿采样，在上升沿移出 |
| 3 | 1 | 0 | 逻辑低电平 | 数据在上升沿采样，在下降沿移出 |
图2至图5显现了四种SPI形式下的通讯示例。在这些示例中，数据显现在MOSI和MISO线上。传输的开端和完毕用绿色虚线表明，采样边沿袭橙色虚线表明，移位边沿袭蓝色虚线表明。请注意，这些图形仅供参阅。要成功进行SPI通讯，用户须参看产品数据手册并保证满意器材的时序规范。
图3给出了SPI形式1的时序图。在此形式下，时钟极性为0，表明时钟信号的闲暇状况为低电平。此形式下的时钟相位为1，表明数据在下降沿采样（由橙色虚线显现），而且数据在时钟信号的上升沿移出（由蓝色虚线显现）。
图4给出了SPI形式2的时序图。在此形式下，时钟极性为1，表明时钟信号的闲暇状况为高电平。此形式下的时钟相位为1，表明数据在下降沿采样（由橙色虚线显现），而且数据在时钟信号的上升沿移出（由蓝色虚线显现）。
图5给出了SPI形式3的时序图。在此形式下，时钟极性为1，表明时钟信号的闲暇状况为高电平。此形式下的时钟相位为0，表明数据在上升沿采样（由橙色虚线显现），而且数据在时钟信号的下降沿移出（由蓝色虚线显现）。
多从机装备
多个从机可与单个SPI主机一同运用。从机可以选用惯例形式衔接，或选用菊花链形式衔接。
惯例SPI形式：
在惯例形式下，主机需求为每个从机供给独自的片选信号。一旦主机使能（拉低）片选信号，MOSI/MISO线上的时钟和数据便可用于所选的从机。假如使能多个片选信号，则MISO线上的数据会被损坏，因为主机无法辨认哪个从机正在传输数据。
从图6可以看出，跟着从机数量的添加，来自主机的片选线的数量也添加。这会快速添加主机需求供给的输入和输出数量，并约束可以运用的从机数量。可以运用其他技能来添加惯例形式下的从机数量，例如运用多路复用器发生片选信号。
菊花链形式：
在菊花链形式下，一切从机的片选信号衔接在一同，数据从一个从机传达到下一个从机。在此装备中，一切从机一同接纳同一SPI时钟。来自主机的数据直接送到第一个从机，该从机将数据供给给下一个从机，依此类推。
运用该办法时，因为数据是从一个从机传达到下一个从机，所以传输数据所需的时钟周期数与菊花链中的从机方位成份额。例如在图7所示的8位体系中，为使第3个从机可以取得数据，需求24个时钟脉冲，而惯例SPI形式下只需8个时钟脉冲。图8显现了时钟周期和经过菊花链的数据传达。并非一切SPI器材都支撑菊花链形式。请参看产品数据手册以承认菊花链是否可用。
ADI公司支撑SPI的模仿开关与多路转换器
ADI公司最新一代支撑SPI的开关可在不影响精细开关功能的情况下明显节约空间。本文的这一部分将评论一个事例研讨，阐明支撑SPI的开关或多路复用器怎么可以大大简化体系级规划并削减所需的GPIO数量。
ADG1412 是一款四通道、单刀单掷(SPST)开关，需求四个GPIO衔接到每个开关的操控输入。图9显现了微操控器和一个ADG1412之间的衔接。
跟着电路板上开关数量的添加，所需GPIO的数量也会明显添加。例如，当规划一个测验仪器体系时，会运用很多开关来添加体系中的通道数。在4×4交叉点矩阵装备中，运用四个ADG1412。此体系需求16个GPIO，约束了规范微操控器中的可用GPIO。图10显现了运用微操控器的16个GPIO衔接四个ADG1412。
为了削减GPIO数量，一种办法是运用串行转并行转换器，如图11所示。该器材输出的并行信号可衔接到开关操控输入，器材可经过串行接口SPI装备。此办法的缺陷是外加器材会导致物料清单添加。
另一种办法是运用SPI操控的开关。此办法的长处是可削减所需GPIO的数量，而且还能消除外加串行转并行转换器的开支。如图12所示，不需求16个微操控器GPIO，只需求7个微操控器GPIO就可以向4个ADGS1412供给SPI信号。
开关可选用菊花链装备，以进一步优化GPIO数量。在菊花链装备中，不管体系运用多少开关，都只运用主机（微操控器）的四个GPIO。
图13用于阐明意图。ADGS1412数据手册主张在SDO引脚上运用一个上拉电阻。有关菊花链形式的更多信息，请参看ADGS1412数据手册。为简略起见，此示例运用了四个开关。跟着体系中开关数量的添加，电路板简略和节约空间的长处很重要。在6层电路板上放置8个四通道SPST开关，选用4×8交叉点装备时，ADI公司支撑SPI的开关可节约20%的总电路板空间。文章”精细SPI开关装备
进步通道密度”具体阐明晰精细SPI开关装备怎么进步通道密度。
ADI公司供给多种支撑SPI的模仿开关与多路转换器。欲了解更多信息，请拜访这儿。
参阅电路
ADuCM3029数据手册。ADI公司，2017年3月。
Nugent, Stephen。”精细SPI开关装备进步通道密度”。《模仿对话》，2017年5月。
Usach, Miguel。使用笔记AN-1248：SPI接口.。ADI公司，2015年9月。
