传统的、根据通用DSP处理器并运转由C言语开发的算法的高功能DSP渠道，正在朝着运用FPGA预处理器和/或协处理器的方向展开。这一最新展开可以为产品供给巨大的功能、功耗和本钱优势。
尽管优势如此显着，但习惯于运用根据处理器的体系进行规划的团队，仍会防止运用FPGA，由于他们缺少必要的硬件技能，来将FPGA用作协处理器（图1）。不熟悉像VHDL和Verilog这样传统的硬件规划办法，约束或阻挠了FPGA的运用，这一般会导致规划本钱过高，且功耗过大。ESL，一套全新推出的规划东西，可以处理这一规划难题。它在保存惯例软硬件规划办法的一起，协助根据处理器的规划者运用可编程逻辑加快自己的规划。
凭借FPGA协处理进步功能
规划人员可以运用由FPGA架构的并行性所带来的运用灵敏的特色，大幅进步DSP体系的功能。一般的规划示例包括（并不局限于）FIR滤波、FFT、数字下变频和前向纠错（FEC）模块等。
Xilinx VirtexTM-4和Virtex-5架构供给了多达512个并行乘法器，它们可以以超越500MHz的速度运转，供给256GMAC的DSP峰值功能。经过在FPGA上完成高速并行处理，而在DSP上完成高速串行处理，可以使整个DSP体系的功能得到优化，一起下降体系的功率需求。
凭借FPGA嵌入式处理下降本钱
带有FPGA协处理器的DSP硬件体系，为C算法领域之内的运算（例如DSP处理器、FPGA可装备逻辑块（CLB）和FPGA嵌入式处理器之间的算法区分）供给了许多完成办法。Virtex-4器材供给了两种嵌入式处理器——一般被用作体系控制的MicroBlazeTM软核处理器和功能更高的PowerPCTM硬核处理器。由FPGA架构完成的并行操作，可以被直接用于DSP的数据途径，或被装备为一个嵌入式处理器的硬件加快器。
规划者所面临的应战是怎么在所供给的硬件资源之间区分DSP的体系操作，才干做到最为有用和最节约本钱。运用FPGA嵌入式处理器的最大优点并不总是清楚明了的，但这一硬件资源确实可以极大地下降体系的全体本钱。FPGA嵌入式处理器供给了这样一个时机：将一切非关键性操作集中于嵌入式处理器上所运转的软件，然后最大极限下降体系所需硬件资源的总量。
C程序到体系门
在FPGA的运用中，术语“C程序到体系门”特指如下两种完成办法之一——在FPGA架构上直接完成一个DSP模块或为MicroBlaze或PowerPC 405嵌入式处理器创立一个硬件加快器（图2）。
当操作直接在DSP数据途径中进行时，将FPGA作为一个DSP模块来完成操作，可以取得最高的功能。这一办法先将C代码直接综组成RTL代码，然后在DSP的数据通路中对模块进行实体化。你可以运用传统的HDL规划办法，或经过像Xilinx System Generator for DSP这样的体系东西，来进行实体化。这种直接实体化办法，可以让开发人员以最小的开支到达最高的功能。
干流的C归纳东西可完成的功能，可以与手写RTL相媲美——但要做到这一点，需求对C归纳东西的作业原理和代码风格有翔实的了解。为了到达所要求的功能，一般需求对代码进行修正，而且增加内联归纳指令，以刺进并行和流水线级。尽管要进行这些改善，可是规划功率仍是可以大大进步。C体系模型依然是驱动规划流程的首要因素。
作为一种代替方案，为Xilinx嵌入式处理器创立一个硬件加快器一般是一个更为简略的办法。在该办法中，依然首要运用处理器来运转C程序，仅仅将对功能有严重影响的操作以硬件加快器的方式放置到FPGA逻辑中履行。这是一种更倾向于以软件为中心的规划办法。但是，这一办法会献身一些功能。与DSP模块的办法类似，C程序被综组成RTL代码，所不同的是顶层实体被接口逻辑围住，以便能与Xilinx嵌入式处理器的总线相连。这就创立了一个硬件加快器，它可以被调入到Xilinx EDK环境中，而且被软件友爱的C程序调用。
对将C程序映射到硬件加快器的功能要求，一般不是那么严苛。这儿的方针是使功能比运用纯软件完成的办法得到进步，一起坚持软件友爱的规划流程。尽管仍有编码技能和内联归纳指令，但一般可以不运用它们就到达所要求的功能进步。
规划办法——选用FPGA协处理的妨碍
正确区分和完成一个杂乱DSP体系，需求花费很多时刻和精力把握所需的技能。2005年，Forward Concepts市场查询公司为了确定在DSP规划中选用FPGA最重要的规范，展开了一项查询。查询的结果表明开发东西是最重要的挑选规范，如图3所示。
查询结果显现，运用FPGA协处理器完成DSP硬件体系的优势，现已得到用户的充沛认可，但关于传统的DSP规划者来说，开发东西现有的情况，成为他们选用这一规划办法的妨碍。
Xilinx ESL方案
ESL规划东西将数字规划的笼统度在RTL的基础上又进步了一步。其间部分东西专门用来将由C/C++开发的体系模型映射到包括FPGA和DSP处理器的DSP体系中。此举的意图是使硬件渠道对软件规划者变得通明（图4）。
本年，为了全面处理上述妨碍，Xilinx公司和首要的ESL东西厂商携手启动了一个被称为ESL方案的协作项目。这一协作方案的首要方针是赋予规划者软件编程的才能，使他们可以在可编程硬件中轻松地完成自己的主意，而无需学习传统的硬件规划技巧。该方案交融了ESL成员组织的立异，可以加快产品开发进程，推进规划人员选用世界上最先进的规划办法。
定论
将Xilinx ESL协作伙伴的东西结合在一起，可以供给广泛的互补性处理方案，这些处理方案已针对一系列产品、渠道和最终用户进行了优化。Xilinx公司也在集中力量研讨互补技能。例如，AccelDSP归纳为在浮点MATLAB中开发的算法供给了硬件完成的办法，而Xilinx System Generator for DSP使得用ESL规划开发的模块，可以轻松地与Xilinx IP和嵌入式处理器结合起来。凭借多个极富立异精力的协作伙伴的作业，是完成程序员希望的FPGA规划流程最方便的途径。
责任编辑：gt
