DRFM技能是跟着雷达诈骗搅扰技能的进步而发展起来的，具有相参捕获及仿制脉冲的才能。现在除了应用于雷达诈骗式搅扰外还被广泛应用于内环境雷达方针仿真实验，为电子对立、侦办、雷达勘探、武器装备研发、功用实验和判定供给相应的电磁信号环境， 以便精确评价武器装备的技能方针。因而，DRFM 技能已成为现代雷达发展中的关键技能，是武器装备研发热门。
雷达多方针模仿器用于模仿雷达多方针回波信号，以查验被试雷达方针分辨力和多方针处理才能等对战方针并辅佐验证被试雷达的威力和精度。该文所规划的雷达方针模仿器可模仿在间隔、俯仰、方位三维空间上的恣意航向的单个或多个方针。能够模仿地杂波、固定杂波搅扰及噪声效应等环境条件的功用；其间雷达模仿信号办法有：单脉冲调制信号、脉冲紧缩信号、线性调频信号（LFM）和接连波信号。而在所规划的雷达多方针模仿器中，DRFM单元是模仿器的中心部件，它完结对雷达中频信号的存储、重构和时刻、频率与起伏的调制，是发生相参的各种方针运动回波和杂波的根底。该文以高功用FPGA与DSP作为信号处理芯片，提出了一种高功用DRFM规划方案并对其规划进行剖析与完结。
1 体系硬件完结
在以往规划方案中，首要选用多DSP以及大规模可编程逻辑器材和高速存储芯片的结构。而辐射式雷达多方针模仿器的DRFM规划对硬件的处理才能提出了较高的要求。跟着FPGA功用的进步，在完结一般逻辑功用的一起，能够完结多片通用DSP并行处理的功用，并带有大容量内部存储器和丰厚的输入输出接口，然后为依据DRFM的多方针雷达模仿器的完结供给了新的解决方案。DRFM单元作业流程如图1所示。
首要搅扰发生电路收到外部操控信号，或许依据内部预置搅扰参数，引导频率组成器切换到适宜的下变频本振，使下变频组件输出频率处于规划要求的规模内，数字射频存储器的输入信号送到相关瞬时带宽数字存储器进行存储，然后依据搅扰款式操控相关瞬时带宽数字存储器进行信号复原，一起依据搅扰办法，操控输出信号加上各种调制，包含多普勒频移、窄带噪声调制等，构成搅扰调制信号，操控频率组成器切换到适宜的上变频本振，把搅扰调制信号进行上变频混频，完结对输入信号的复原进程。整个处理体系的规划都是依据A/D转化器以及变频处理的特性、功用而规划的。
1.1 A/D转化器
对中频信号进行数字化不同于一般工程中的模数改换，要求其具有适当高的采样频率、位数和必定的动态规模。这首要为了在预先进行增益处理的情况下，能够尽可能减小数据的失真。理论上A/D改换器的速度和精度越高越好，但在实践规划中，还要考虑A/D改换器的技能水平。方针中关于A/D功用要求：采样率≥120 MS/s； SNR≥60 dB；量化位数≥14 bit。归纳考虑采样率、器材特性、性价比等各方面要素，选用了AD公司的 AD9254，该转化芯片是一种高速、高功用、单片集成的14 bit模数转化器，其最高采样率为150 MS/s。同大都高速、高动态规模的ADC相同，选用差分模仿输入。模仿信号选用差分输入最首要的一点便是差分结构对模仿输入信号的偶次谐波有较高的按捺性。
1.2 D/A转化器
该规划中要求在完结添加方针信号处理后，把得到的成果经过上变频后复原成相应的中频信号，使得中频采样电路供给于全体体系，因而挑选的D/A转化器要与之相适应。方针要求：更新速率≥120 MS/s；SNR≥50 dB；量化位数≥14 bit。经过比较多种D/A器材，终究选用TI公司的DAC5672，其最高更新速率为275 MS/s、高谐波按捺比、低搅扰、低功耗、双通道。在其模仿输出端运用RF变压器能够很便利地把差分输出信号变成单端输出信号，一起能够取得较好的动态特性。关于RF变压器的挑选，要依据输出信号的频谱以及阻抗特性要求。这种信号输出办法的装备，能够明显地削弱共模信号，然后在一个较宽的频率规模内改进动态特性。并且合理挑选变压器的变压份额，能够使其在取得所需求的阻抗匹配的一起，取得所需求的输出电压。
1.3 变频处理挑选
变频处理是DRFM体系中核算量较大的一项作业，能够经过FPGA或专用芯片等硬件完结。因为当数据处理速率较高时运用FPGA完结变频功用的功用不如专用变频器件。因而本规划运用专用变频器材完结数字混频、滤波以及抽取（插值）等一系列变频处理作业。
1.4 输入输出接口
在体系规划中装备了高速的数据输入输出接口，便利与高速数据输出卡 PCI调试运用，然后使体系具有很强的调试性、可检测性和可扩展性。经过实践测验，该输入输出接口传输速率能够到达 80 MB/s。高速数据接口带来的优点是能够把信号处理的成果直接传送给核算机做进一步的剖析。一起为了增强体系的应用性以及兼容性，还添加了RS-422等扩展接口，以及按钮、拨码开关、LED指示灯等输入输出设备。
2 体系软件开发
DRFM首要用于完结对雷达射频信号的收集、存储和复原功用。因为数字存储器对中频输入信号进行滤波、高速采样量化后的数字信号速率与双口存储器的速率不匹配，因而经过降速电路下降数字信号的速率。本文选用ALTERA公司的STRATIX系列FPGA，并调用它的IP核对数据进行升降速；搅扰发生器的一切电路都要依据装备寄存器的参数进行作业。经过修正相应装备寄存器的参数，能够完结不同的搅扰款式，完结不同的逻辑功用；在诈骗式搅扰办法下，搅扰发生器依据装备寄存器的参数，由门限电路挑选合适条件的脉冲信号进行收集并存储，依据装备寄存器参数，对雷达视频脉冲进行相应的延时，发生DRFM的数据仿制信号，操控DRFM的D/A转化器作业，发生中频脉冲信号，然后完结间隔拖引搅扰。依据装备寄存器参数操控DDS，发生相应的多普勒频移信号，经混频电路处理后，完结速度拖引搅扰或方针速度模仿；在噪声搅扰办法下，首要依托实时改动DDS调制频率，模仿出必定带宽的扫频信号，经过混频办法加到仿制信号上，到达噪声叠加的作用。各种模仿办法的完结如图2所示。
在规划中需求捷变频本振用于发生几组快速变频信号源，然后为体系供给本振信号。该电路首要由DDS及开关操控部件组成，其间开关操控组成框图如图3所示。
3 工程完结与剖析
为了进一步验证所规划体系满意规划要求，在室内条件下进行了模仿仿真实验。这儿针对间隔盯梢以及回波脉宽时刻两个方针进行了验证。将本体系装入对立整机后，经过QuartusⅡ软件的在线实时检测信号，得到间隔盯梢实验成果如图4所示。图中CLK是100 MHz时钟信号，能够运用Agilent 公司出产的 E8257D（250 kHz～40 GHz）作为实验时模仿的被试雷达，并按要求发生相应的脉冲雷达信号。具体剖析雷达多方针模仿器DRFM单元输出的回波信号时可运用Agilent公司的相应剖析仪来观测。图5为雷达多方针模仿器依据接收到的雷达信号模仿发生方针回波脉宽的实验成果。
DRFM技能已经成为雷达范畴的首要应用技能之一。该文针对雷达多方针模仿器 DRFM 模块的规划，提出了一种依据高功用 FPGA的规划办法，并对模仿雷达方针的规划完结进行了剖析，经过仿真以及实验的实践测验成果表明，所规划 DRFM 单元功用优秀，为保证雷达多方针模仿器在对立体系中的全体功用供给了重要依据。
