将近50%的规划推迟或是无法面市；即便在推出之后，也仍有将近30%的规划宣告失利 。 导致相似许多问题的直接原因是：跟着均匀代码长度在曩昔5年增长了近10倍，嵌入式体系日趋杂乱 此外，跟着嵌入式体系日益遍及，机器制造商、测验工程师、操控工程师等许多范畴的专家都需求嵌入式技能来开发体系，而他们现在又都不具备开发嵌入式体系的技能。 跟着体系日趋杂乱，跟着需求该技能的非嵌入式专家日益增多，人们迫切需求一种新的嵌入式规划办法。 图形化体系规划革新性地处理了规划问题，它将直观的图形化编程和灵敏的商用现成（COTS）硬件融为一体，协助工程师和科学家更有效地规划、建模、布置嵌入式体系。 您能经过图形化体系规划，在规划的各个阶段选用单一的环境，然后进步出产功率、节约本钱，并向各范畴的专家供给嵌入式技能。
嵌入式规划的图形化编程
许多嵌入式体系可自主运转，需求并行处理许多有特别守时要求的使命。 假定某个机器操控体系用以操控直线台、旋转多轴、操控照明并读取视频数据；在这样一个体系中，则有必要以确认、实时、并行的方法展开多进程。 若在此类使用中选用C等传统且根据文本的东西，会令杂乱性马上进步。
LabVIEW相反却可凭借本身功用，轻松开发杂乱编程和守时模型。 早在20多年之前，NI便创造出具有LabVIEW图形化开发环境方法的组件和技能。 LabVIEW经过编码结构完结守时，完美地将守时融入代码；若想表明并行只需如图 1所示，拖入另一个循环。
图 1. LabVIEW的并行守时循环直观地显示出并行使命
文本代码令各范畴的很多专家们难以完结该水平的守时与并行；而图形化表明关于科学家和工程师而言，却显得更为明晰、更易拜访。 假如LabVIEW典范被扩展至包含FPGA和微处理器的芯片，您会发现：LabVIEW还能以相同的一致性和可晋级性，轻松办理硅芯片的并行架构。
嵌入式体系规划的另一项要害需求是：软件渠道应当用于实时嵌入式规划常用的各类算法规划阅读。Edward Lee博士身为伯克利（Berkeley）区域加利福尼亚大学（University of California）在嵌入式软件渠道方面的研讨首领，将规划阅读通通视作运算模型 。 这些运算模型与体系规划师阅读体系的方法匹配，最大程度下降了将体系要求转化为软件规划的杂乱性。
在曩昔的几年里，LabVIEW现已扩展性地归入了多种运算模型，然后更好满意了嵌入式体系规划师及其各种技能设备的需求。 LabVIEW现已包含根据文本的数学、接连时刻仿真、状态图和图形化数据流形式，用以代表各类算法。 LabVIEW还归入交互式东西，然后推动数字滤波器、操控模型、数字信号处理算法的规划体会，令此类笔直使用的规划更为简易。 现在，咱们将拭目而待，见证您如安在灵敏的COTS硬件渠道上施行这些算法，并极大地下降第一次建模的时刻。
商用现成建模渠道
如前所述，因为许多规划推迟或是底子无法面市，乃至更糟；因为规划会在推出之后宣告失利，咱们有必要采纳举动，确保以更短的时刻取得更优质的产品。 一箭双雕的途径之一就是：经过更快地在规划中集成实践信号和实践硬件，更好地建模体系，然后完结优质规划的迭代并能更早发现（并处理）问题。
如图 2的规划进程所示，LabVIEW FPGA模块可以将LabVIEW规划下载到NI的FPGA硬件上；LabVIEW已可以经过该模块，将算法规划与逻辑规划彼此结合。 现在咱们可以集中精力，探寻缩短硬件途径的功率与手法。
图 2. 反映软件和硬件独立规划进程的典型性嵌入式体系软硬件规划进程
现在，若您在为终究的布置创立自界说硬件，则很难并行开发软件和硬件。因为只要进入体系集成阶段，软件方能在实践的硬件上承受测验。 此外，您并不期望进行纯理论型的软件开发；在体系集成测验阶段归入I/O并经过实践信号测验规划，或许形成：发现问题时为时已晚，因此无法准时完结规划。
许多规划者现在选用测验板卡一类的方法，建模体系。 但是，此类板卡往往只包含少量的模仿和数字I/O通道，很少包含视觉、运动或同步I/O的才能。此外，规划师往往仅仅为证明概念，便不得不将时刻糟蹋在开发传感器或特定I/O的自界说板卡上。
如图 3 所示，经过灵敏的COTS建模渠道，您却能真实简化该进程，并省去许多合作硬件验证和板卡规划的作业。 当今，任何人都能步入电子商铺，插接内存、主板、外设等组件，创立PC；图形化体系规划与PC十分相似，力求完结相同规范的建模渠道。
图3. 图形化体系规划流水线开发流程
关于许多体系而言，建模渠道有必要归入与终究发布结束的体系相同的组件。 这些组件通常是：用于履行确认算法的实时处理器、用于高速处理或将实时处理器连至其他组件的可编程数字逻辑，以及各类I/O与外设 ［图 4］。终究，若热销I/O在与各个体系合作使用时，无法满意您的悉数需求，渠道也应能在需求时得到扩展并承受定制。
图 4. 嵌入式体系的典型组件
National Instruments公司供给了数种类型的建模渠道，其间包含NI CompactRIO。该渠道含有嵌入式体系的一切根本模块。 该控件包含一个运转实时操作体系的32位处理器。 CompactRIO背板包含的FPGA可履行高速处理，且为包含模仿输入与输出、数字输入与输出、计数器/守时器等功用的I/O模块，装备并供给实践接口。 每个模块都包含：与传感器和鼓励器的直接衔接，以及内置的信号调度与阻隔。 一起包含的模块开发包令开发者经过渠道扩展，归入自界说模块——悉数刺进该COTS架构。
此外，CompactRIO选用工业化封装（-40 ºC到70 ºC，50G防振荡）、占地小（3.5英寸 x 3.5英寸 x 7.1英寸）、供电要求低（典型的7W到10W），这使它不只十分适于建模，而且十分适于车载、机器操控和板载猜测性保护使用的布置。
自界说布置功用
如前所述，因为包装、耐用性和本钱方面的优势，CompactRIO常用作建模和布置。 但是，用户有时会因为标准或供电要素，挑选更小的自界说板卡规划。 为满意该需求，规划师可经过LabVIEW嵌入式开发模块，将代码布置于任一32位处理器，然后节约软件购买本钱。
LabVIEW嵌入式开发模块结合了图形化开发的上述一切长处，以及现成的剖析函数、集成式I/O和交互式图形化调试。 该模块可以将任一32位微处理器作为方针；由它供给的结构可以敞开地集成各类现在以C为根底的第三方东西链（tool chain）和操作体系，然后将自界说板卡规划作为方针。 一经集成，用户便能完结100%的图形化开发，并交互式地调试其使用。 经过将生成的代码与现在市场上的一切方针集成，用户可以最为灵敏地完结最多的方针功用。
这种新技能使越来越多的科学家、工程师和各范畴的专家，可以更为快捷地规划算法、开发使用、编程逻辑、建模体系并将体系布置于指定的方针。
定论
电子体系规划的新办法现已诞生。 图形化体系规划带来了结合硬件渠道的软件渠道，这可以极大减缩开发本钱和面市时刻。 集成多种运算模型的软件渠道，最大程度地缩短了将项目方针完结为详细规划的时刻。 灵敏的COTS硬件建模渠道可支持软件渠道并供给自界说组件，经过减缩自界说硬件的规划时刻和规划本钱，最大程度地缩短第一次建模的时刻。 此外，经过实践I/O的建模确保了更优质的规划——减少了现在的规划失误。 终究，因为图形化软件从规划到渠道建模，到终究的方针布置均保持一致，然后使代码利用率到达最高，而且使得向终究布置的转化简单易行。 凭借LabVIEW，您便能经过单一的图形化渠道，对嵌入式体系进行规划、建模和布置。
