电路功用与优势
图1所示电路是一种灵敏的信号调度电路，用于处理宽动态规模（从几mV p-p到20 V p-p）的信号。该电路运用高分辨率模数转化器（ADC）的内部可编程增益扩大器（PGA）来供给必要的调度和电平转化并完成动态规模。
在进程操控和工业自动化运用中，±10 V满量程信号十分常见；可是，有些状况下，信号或许小到只要几mV。用现代低压ADC处理±10 V信号时，有必要进行衰减和电平转化。可是，对小信号而言，需求扩大才干运用ADC的动态规模。因而，在输入信号的改变规模较大时，需求运用带可编程增益功用的电路。
此外，小信号或许具有较大的共模电压摆幅；因而需求较高的共模按捺（CMR）功用。在某些源阻抗较大的运用中，模仿前端输入电路也需求具有高阻抗。
图1. 合适宽工业规模信号调度的灵敏模仿前端电路
图1所示电路处理了所有这些难题，并供给了可编程增益、高CMR和高输入阻抗。输入信号通过4通道ADG1409 多路复用器进入 AD8226低成本、宽输入规模外表扩大器。AD8226低成本、宽输入规模外表扩大器。AD8226供给高达80dB的高共模按捺（CMR）和十分高的输入阻抗（差模800ΩM和共模400ΩM）。宽输入规模和轨到轨输出使得AD8226能够充分运用供电轨。
AD8475是一款全差分衰减扩大器，集成精细增益电阻，可供给精细衰减（G=0.4或G=0.8）、共模电平转化及单端差分转化功用。AD8475是一种易于运用、彻底集成的精细增益模块，选用单电源供电时，最高可处理±10 V的信号电平。因而，AD8475适用于衰减来自AD8226且最高20Vp-p的信号，一起坚持高CMR功用并供给差分输出来驱动差分输入ADC。
AD7192是一款内置PGA的24位Σ-Δ型ADC。片内低噪声增益级（G = 1、8、16、32、64或128）意味着可直接向该ADC输入小信号。
结合上述器材，对起伏会改变的信号而言，该电路能够供给十分好的功用且易于装备。该电路合适工业自动化、进程操控、仪器外表和医疗设备运用。
电路描绘
该电路包含一个ADG1409多路复用器、一个AD8226外表扩大器、一个AD8475差动扩大器、一个AD7192Σ-Δ型ADC（运用ADR444基准电压源）以及 ADP1720稳压器。只需少数外部元件来供给维护、滤波和去耦，使得该电路具有高集成度，并且所需的电路板（印刷电路板［PCB］）面积较小。
稳压器和基准电压源的挑选
该电路挑选ADP1720-5作为5 V稳压器。它是一款高压、微功耗、低压差线性稳压器，合适工业运用。
该电路挑选4.096VADR444作为基准电压源。它是一款超低噪声、高精度、低压差器材，特别合适高分辨率、∑-△型ADC和精细数据收集体系。
输入开关和维护
ADG1409 多路复用器具有2位二进制地址线，可用于挑选四种或许的输入通道之一。该规划还包含外部维护功用，如规范二极管和瞬态电压按捺器，用以增强电路的鲁棒性。这些在图1中并未显现，可是在CN0251规划支撑包的具体原理图及其它文档中有所展现。
ADG1409多路复用器装备为接纳四路差分输入信号：（VS1A−VS1B）、（VS2A−VS2B）、（VS3A−VS3B）和（VS4A−VS4B）。多路复用器的输出（DA和DB）施加于 AD8226外表扩大器的输入端。
AD8226输入外表扩大器
外部RG电阻设置AD8226的增益。关于该电路，省掉了RG，且外表扩大器级的增益为1。因而，AD8226的输出为VSxA–VSxB，其间x为输入通道编号。
AD8226的差分输入由两个4.02k电阻和一个10nF电容进行滤波，这些电阻和电容构成一个截止频率为2.0kHz的单极点RC滤波器。两个1nF电容增加了截止频率为40kHz的共模滤波。
AD7192ADC PGA增益装备
AD7192装备为接纳差分模仿输入，以匹配来自AD8475的差分输出信号。 AD7192的满量程输入规模为±VREF/增益，其间±VREF=REFINx（+）-REFINx（-）。
AD7192中的缓冲器使能时，输入通道会驱动缓冲扩大器的高阻抗输入级，此形式下的肯定输入电压规模将约束在AGND+250mV至AVDD-250mV。增益级使能后，缓冲器输出将施加于PGA的输入端，模仿输入规模有必要约束在±（AVDD-1.25V）/增益以内，由于PGA需求额定的裕量。因而，选用4.096V基准电压源和5V电源时，为了最充分地运用ADC的动态规模，可按表1所示对信号进行衰减或扩大。
表1. AD8475和 AD7192内置PGA的各种输入规模增益装备
差分衰减扩大器
为了驱动低压ADC，±0V或±5V信号需求进行衰减和电平转化。若将差动扩大器装备与精细电阻合作运用，势必会因电阻之间呈现失配而导致CMR功用下降。AD8475电平转化器/衰减器集成精细激光调整匹配电阻，可保证低增益差错、低增益漂移（最大33ppm/°C）和高CMR特性。
AD8475供给两个引脚可选的增益选项，即0.4和0.8。VOCM引脚用于调整精细电平转化的输出共模电压，以便匹配ADC的输入规模，并使动态规模最大化。此引脚可坚持悬空，并运用一个精细分压器进行内部偏置，该分压器由电源与地之间的两个200M电阻组成，从而在该引脚上供给中心电源电压。
由两个100电阻和一个1F电容组成的一个单极点差分RC滤波器充任AD7192的抗混叠和降噪滤波器，其截止频率为800Hz。两个10nF%&&&&&%供给截止频率为160kHz的共模滤波。
滤波器、输出数据速率和树立时刻
AD7192Σ-Δ型ADC由调制器和数字滤波器组成。输出数据速率（fADC）和树立时刻（tSETTLE）与滤波器装备及斩波装备有关。表2显现了不同装备状况下的输出数据速率和树立时刻核算状况。
表2. 不同装备的输出数据速率和树立时刻
布局考虑
该电路或其它任何高速/高分辨率电路的功用都高度依赖于恰当的PCB布局，包含但不限于电源旁路、信号路由以及恰当的电源层和接地层。有关PCB布局的概况，请拜见攻略 MT-031和MT-101以及“ 高速印刷电路板布局有用攻略”一文。
体系功用
24位AD7192 Σ-Δ 型ADC可在该电路中供给十分好的功用。有关Σ-Δ 型ADC的更多概况， 请拜见攻略 MT-022 和 MT-023。
在装备设为斩波禁用、输出数据速率为4.7 Hz、增益为1且选用一个SINC4滤波器的状况下，噪声功用如图2所示，500个样本的噪声散布直方图则如图3所示。该电路中测得的峰峰值噪声约为 3.9 μV（见图2），均方根噪声为860 nV。这相当于峰峰值（无噪声码）分辨率为20位，均方根分辨率为23位。表3显现了斩波禁用且选用一个SINC4滤波器时一些数据速率和增益设置条件下的AD7192均方根噪声。
图2. 噪声输出（VREF = 4.096 V， AVDD = 5 V， Output Data Rate = 4.7 Hz， a Rate = 4.7 Hz，
图3. 噪声直方图（VREF = 4.096 V，AVDD =5 V，输出数据速率 = 4.7Hz，增益 = 1，斩波禁用，SINC4滤波器）
表3. 斩波禁用且选用一个SINC4滤波器时不同输出数据速率和增益设置条件下的AD7192体系均方根分辨率（减去2.7位以获取峰峰值或无噪声码分辨率）
常见改变
可运用其它集成PGA的24位或较低分辨率的Σ-Δ型ADC，例如AD7190、AD7193、AD7797和 AD7799。假如无需对输入信号进行衰减， 则可运用功耗低于AD8475 的 AD8476。
在无需衰减和高输入阻抗的运用中，可将AD7192 直接连接到传感器，以防止模仿前端调度电路引进的噪声。例如，满量程输出电压较小的称重传感器无需衰减，因而能够直接连接到AD7192 差分输入端（拜见 CN-0102、 CN-0107、 CN-0108、 CN-0118、 CN-0119和 CN-0155）
