O 导言
曩昔的40年中，MOS器材尺度的持续缩小一直是促进半导体工业开展的动力。人们可以在越来越小的芯片上完成越来越杂乱的功用，而且芯片的价格不断下降，使得各种便携式产品如笔记本电脑、笔迹辨认仪、语音辨认器等相继问世。这些设备大多依托电池供电，电池的寿数是有限的，而现在的镍镉电池最多能供给的电能只要 26 W／pound。而且，跟着芯片集成度的添加，单位面积上耗费的功率也随之添加，这不得不添加为芯片散热的本钱。因而，如文献中所述，电路的低功耗已成为电路规划的重要目标。
从已有的研究成果可知，电路中的功率耗费源主要有以下几种：由逻辑转化引起的逻辑门对负载电容充、放电引起的功率耗费；由逻辑门中瞬时短路电流引起的功率耗费；由器材的漏电流引起的耗费，而且每引入一次新的制作技能会导致漏电流20倍的添加，漏电流引起的耗费已经成为功率耗费的主要因素。现在降低功耗的办法主要有：减小电源电压、调整晶体管尺度、选用并行和流水线的体系结构、运用睡觉方式、选用绝热逻辑电路等。其间，能量收回逻辑便是根据绝热核算开展起来的一种低功耗规划技能。这儿简略介绍一种运用单相正弦电源时钟的能量收回逻辑，并用这种原理电路规划了一个两位的数字乘法器电路，与静态CMOS数字乘法器比较，这种能量收回乘法器可以大大下降功率耗费。
1 单相正弦电源时钟能量收回逻辑电路作业原理
以反相器为例阐明这种电路的作业原理，如图1所示。M1和M2的衔接方法与传统的静态CMOS逻辑电路类似。不同的是电源不再是安稳不变的，而是用一个正弦信号替代，这个信号一起起到同步电路作业的效果，因而又称作电源时钟。M3和M4衔接成二极管的方式用来操控充放电的途径。
当输入信号B为逻辑“O”时，M1导通，M2截止。正弦信号正半周时，经过M3和M1向负载电容充电，一旦电容充电到最大值，M3可以阻挠电容向输入正弦时钟信号放电，输出坚持在高电平不变。当输入信号B为逻辑“1”时，M1截止，M2导通。正弦信号负半周时，负载电容经过M2和M4向输入正弦时钟信号放电，一旦电容放电到最小值，M4可以阻挠输入正弦时钟信号向电容充电，输出坚持为低电平不变。
2 根据单相能量收回电路的乘法器电路规划
2．1 根据单相能量收回电路的乘法器
两位乘法器可以完成2位二进制数的乘法运算，设A1A0，B1B0为乘数和被乘数，P3P2P1P0为乘法运算得到的积，由卡诺图(见图2)得到两位乘法器的输出逻辑函数表达式别离为：
为了能用根本的与非门、或非门和异或门电路完成乘法器，上式可以经过逻辑运算变换为：
完成电路时，将静态CMOS电路(见图3)构成的与非门、或非门和异或门的电源用图4所示的电源时钟电路替代即可。其间Clk+，Clk-别离接CMOS电路中PMOS和NMOS管的D极和S极。
2．2 仿真成果
在PSpice环境下，别离仿真了用静态CMOS电路和单相能量收回电路构成的两位乘法器电路(见图5和图6)，图中只显示了输出4位积的低2位P1P0，其间输入信号 A1A0，B1B0波形见图6。其他参数如下：选用CMOS 1．2μm技能，正弦波峰峰值为2．5 V，直流电压VDD为2．5 V，并假定乘法器的输出端接负载%&&&&&%为O．1 fF。
从图中可见，用静态CMOS电路构成的乘法器输出比较安稳，输出等于0或VDD，功率耗费为1．51×10-7W。而用单相能量收回电路构成的二位乘法器的输出不行安稳，对噪声信号较为灵敏，可是并不影响输出逻辑，功率耗费减小为1．17×10-7W。从节能的视点来看，单相能量收回电路功能更好。
3 结语
本文首要介绍了单相能量收回反相器电路，具体评论电路的作业原理，一起用PSpice东西仿真了根据静态CMOS电路和单相能量收回电路构成的两位乘法器电路。仿真成果表明本文介绍的单相能量收回电路可以极大地下降电路功耗。往后的作业还应持续优化电路结构，安稳电路的输出状况，增强电路的抗干扰才能。
